Tronix wrote:
Не всегда. Например, когда плата размером в стандартный полноразмерный ATX, или больше - делают именно ОДНУ плату. | |||||||||||
Statistics: Posted by Mixa64 — 12 Mar 2024 09:53
Statistics: Posted by Shaos — 02 Mar 2024 14:58
Shaos wrote: Я когда свой RISC-V городил 5 лет назад (с конвейером в 1.5 ступени), то чисто по программистки всё компилировал через Verilator и нахлобучивал на это свой тестовый код, написанный на родимом C++ А "настоящие железячники" прям на том же верилоге (да даже и на VHDL) городят тесты... | ||
Statistics: Posted by belfegor96 — 02 Mar 2024 14:44
Statistics: Posted by Shaos — 02 Mar 2024 14:40
Shaos wrote: Надо мыслить на верилоге (или сразу на SystemVerilog, который ещё более универсальный), предоставляющем несколько стандартных подходов программирования, которые все используют - сразу иметь ввиду, что будет общее тактирование, и что будут регистры, которые защёлкивают новое состяние в каждом такте и т.д. При этом всякие процессоры и многоуровневые конвейеры строятся легко и непринуждённо... | ||
Statistics: Posted by belfegor96 — 02 Mar 2024 14:33
Statistics: Posted by belfegor96 — 02 Mar 2024 12:47
Statistics: Posted by FizikS — 02 Mar 2024 10:21
Statistics: Posted by Shaos — 02 Mar 2024 09:14
Shaos wrote: ... потом травились в купоросе с солью сутки, а то и больше Далее платы зашкуривались и лудились (а в плате клавы ещё и дырки сверлились) | ||
Statistics: Posted by FizikS — 16 Jan 2024 23:57
Shaos wrote: 4) Медный купорос (copper sulfate?) + поваренная соль - на западе не встречал, но я про это когда-то вычитал в какой-то советской книжке и несколько раз использовал - долго (до суток), но работает. | ||
Statistics: Posted by Shaos — 16 Jan 2024 19:08
Statistics: Posted by alexcp — 08 Jan 2024 09:26
Statistics: Posted by Shaos — 28 Oct 2023 11:38