Движуха появилась относительно недавно - чувак[и] собирают сотни мелких CMOS (ASIC) дизайнов на один кремниевый чип и заказывают партию микросхем - первая партия уже была сделана и вот теперь заказывают вторую:
Математика у них такая - за 25 баксов добавляют твой дизайн в чип, а за 100 баксов по готовности выдают тебе тестовую плату с припаянным чипом (вроде говорят можно и бесплатно пролезть в чип, если место останется)
Статистика по недавно пришедшей первой партии:
152 projects submitted. Each project is 100um x 100um
100 people willing to pay $100 for the chip mounted on a PCB.
Most cells used in a design was 600, the least was 14.
Total wire length 772 mm.
Даты:
Launched: 2022-08-17
Submission closed: 2022-09-01
Submitted to Efabless 2022-09-05 for the MPW7 shuttle using Skywater 130nm open source PDK
P.S. Чипы заказываются через программу ChipIgnite от efabless - там за $9750 делают 100 QFN или 300 WCSP (wafer-chip-scale package) чипов, каждый из которых имеет 37 пользовательских входов-выходов, которые могут быть как цифровыми, так и аналоговыми, причём они также дают 5 собранных плат для тестирования: https://platform.efabless.com/shuttles/2211Q (TinyTapeout видимо будет собирать свои платы на стороне за отдельные деньги)
В отличие от бесплатного гуглосиликона они гарантируют, что дизайн войдёт в чип (в последний раз у гугла говорят только 40 из 80 дизайнов было включено т.е. лотерея).
Самый простой способ добавить свой дизайн в TinyTapeout - это заюзать онлайн редактор wokwi - пример:
Для дальнейшей перегонки wokwi-дизайна в TinyTapeout-чип разрешается использовать только гейты фильтруемые по ключевому слову logic (и земля с питанием):
Чтобы сделать что-то своё пригодное для TinyTapeout просто делаете себе копию этой wokwi и меняете всё что между зелёными плашками на своё используя только разрешённые гейты
P.S. К сожалению ничего троичного тут сделать нельзя т.к. входные и выходные сигналы проходят цифровой цепочкой (аналог не пройдёт) и среди гейтов нету 3-входовых логических (только 2-входовые) и TG-гейтов тут тоже нету (то бишь аналоговых ключей)...
В связи с тем, что желающих пока мало, авторы решили уменьшить кол-во дизайнов на чипе с ~500 до 250:
Attachment:
chip2.png [ 324.44 KiB | Viewed 9614 times ]
увеличив тем самым размер площади каждого дизайна (теперь 150x170um - можно воткнуть больше гейтов):
Attachment:
TestNew.png [ 823.63 KiB | Viewed 9610 times ]
и соответственно подняв скорость записи-вычитки входов-выходов с 12.5 кГц до 25 кГц (но так как тактирующий сигнал тоже проходит через эту цепочку как вход 0 - туда надо записывать 0 потом 1 потом снова 0 и т.д. т.е. частота тактирования конкретной схемы будет в 2 раза ниже - 12.5 кГц):
Я тут придумал как больше входов передать внутрь - их можно по 5 запихивать input 0 - clock input 1 - reset (синхронный) input 2 - half (переключает половинки) и остальные 5 входов - это то что идёт на первые или вторые 5 триггеров: https://wokwi.com/projects/349104178933531220
Attachment:
Screenshot from 2022-11-23 02-07-07.png [ 57.05 KiB | Viewed 9600 times ]
P.S. Кстати если кто не понял зачем в симуляторе воткнуты джамперы и 7-сегментный индикатор так это просто изображает как оно потом на тестовой плате будет работать:
В оставшиеся дни можно попробовать забубенить 3-тритный сумматор (Binary Coded Ternary) - входы два 5-битных аргумента, которые внутри переводятся в два 3-тритных аргумента и на выход идёт 4-тритный ответ (2 бита на трит).
Users browsing this forum: No registered users and 55 guests
You cannot post new topics in this forum You cannot reply to topics in this forum You cannot edit your posts in this forum You cannot delete your posts in this forum You cannot post attachments in this forum