| | |
| Shaos wrote: Немного фантазии на тему названия таких микросхем Исторически сложилось, что программируемый троичный блок с 9 входами-выходами я называю TRI00 Чтобы отличать именно TERNARO можно далее писать кол-во логических блоков в канале (количество колонок) - в данном случае 7 - плюс далее количество входов-выходов (2 десятичных цифры) - в данном случе 9: TRI00709Диагонально-урезанный дизайн можно обозвать "Slim" и скажем добавлять к имени буковку S, за которой будет идти ширина "обреза" - в вышеприведённых случаях это соответственно 7 и 3 - плюс надо ещё смещение указать - в первом случае это было 3, а во втором - 0 (логический блок цепляется к левому из оставшихся интерконнектов), т.е. наименование приведённых выше дизайнов может быть: TRI00709S73 и TRI00709S30Slim-вариант можно безболезненно расширять в смысле добавления новых IO - можно скажем отталкиваться от количества входов TA для адресации горизонтальных сигналов для теста (14 в каждом канале): 7 бит - 128 тестовых сигналов: 128/14=9.14 это 9 каналов плюс 2 дополнительных сигнала (это текущий дизайн TRI00709S...) 8 бит - 256 тестовых сигналов: 256.14=18.29 это 18 каналов плюс 4 дополнительных сигнала (TRI00718S...) 9 бит - 512 тестовых сигналов: 512/14=36.57 это 36 каналов плюс 8 дополнительных сигнала (TRI00736S...) 10 бит - 1024 тестовых сигналов: 1024/14=73.14 это 73 канала плюс 2 дополнительных сигнала (TRI00773S...) Получается разумный максимум это 73 IO плюс 10 TA плюс оставшиеся 8 ног - всего получается 91 нога - несовсем удачно т.к. самый большой хоббитский корпус, что я знаю, это PLCC84 (в TQFP залезать неохота). С другой стороны можно вместо параллельной адресации тестовых сигналов перейти к последовательному доступу через SPI тогда отпадает необходимость привязываться к степеням двойки и можно сделать столько IO сколько нужно, чтобы воткнуться в корпус PLCC84 (и за компанию в PLCC68 с меньшим некруглым количеством)... | |
| | |
Придумал как соединять разные "партишины" внутри большой микросхемы - чтобы несколько полосок шириной 7 логических блоков могли соединяться друг с другом:
Подразумевается, что треугольнички на картинке - это управляемые троичные буферы для "усиления" сигналов между партишинами (либо полного отключения цепей друг от друга) - лишний управляющий битик (номер 0 снизу) можно скажем вместо цепляния к средней как на картинке точке (Vref), сделать битиком для превращения троичных буферов в двоичные (из NOP в NNP) если микросхема используется в режиме двоичного FPGA.
Чтобы получить 1000 логических блоков в одной микросхеме, имея "партишины" высотой в 73 канала, потребуется 1000/(73*7) = 1.95 "партишинов" - округляем до 2 - будет 1022 логических блока на две партиции. Четыре соответственно дадут 2044 логических блока, а шесть - 3066 (дальнейшее увеличение количества "партишинов" скорее всего бессмысленно, т.к. они используют по сути одни и теже горизонтальные каналы и в какой-то момент все линии этих каналов просто будут заняты).
P.S. Более того, можно сделать так, чтобы "партишены" программировались независимо друг от друга! Скажем путём добавления стольких сигналов разрешения программирования _PRG, сколько есть партишинов (межпартиционные соединения будут программироваться скажем если оба сигнала разрешения в нуле). Если у нас будет корпус PLCC84 в котором 73 ноги это IO, ещё 3 это Vneg, Vpos и Vref, т.е. остаётся 8 ног:
/SCK
/SDI
/SDO
/RES
/PRG1 (for 1, 2, and 4-partition chip)
/PRG2 (for 2 and 4-partition chip)
/PRG3 (for 4-partition chip only)
/PRG4 (for 4-partition chip only)
Тестирование в таком случае будет по последовательному интерфейсу, когда все /PRG в "1" - загоняем в SDI десять бит тестового адреса и далее вытягиваем 2 или 4 троичных значения из SDO - по одному на каждый "партишин".
P.P.S. По поводу названий таких микросхем:
TRI00773S73 - TERNARO на 7 блоков в канале, 73 канала, slim-design с шириной окна 7 и смещением 3 (511 логических блоков)
TRI00773S73X2 - TERNARO как описано выше, но с двумя "партишинами" (1022 логических блока)
TRI00773S73X4 - TERNARO как описано выше, но с четырьмя "партишинами" (2044 логических блока)
Если будет отбраковка, то можно запрещать "убитые" партишины, перемаркировав микросхему - TRI00773S73/1 если живая только первая "партишин", TRI00883S73/3 если только третья и т.д.
P.P.P.S. Кстати скорее всего для производства таких больших микросхем придётся уходить на техпроцесс 0.35um с питанием 3.3V - получается нейтральная точка (Vref) в этом случае будет 1.65V...