nedoPC.org

Electronics hobbyists community established in 2002
Atom Feed | View unanswered posts | View active topics It is currently 28 Mar 2024 06:14



Reply to topic  [ 4 posts ] 
Прототип для троичной архитектуры. POISC. 
Author Message
Senior

Joined: 23 Feb 2015 15:37
Posts: 151
Location: OMS
Reply with quote
Наткнулся не столь давно на интересный ASM: BitBitJump
http://www.opennet.ru/docs/RUS/bbjr/bbjr.utf8
Так вот в случае троичности будет операция копирования трита со ссылкой. При этом используется три адреса: [откуда] - [куда], [переход] - т.е. одна инструкция состоящая из трёх операндов. При использовании гибридной, двочно-троичной схемы (где процессор троичен, остальные этементы схемы двоичны), в качестве операнда можно использовать триббл, а колличество исполняющих устройств удвоить (сделать некое подобие VLIW). Таким образом если я верно считаю, то разрядность должна получиться 12 трит, и позволит использовать 36 битные двоичные внешние устроиства.
При использовании полноценной симметричной троичной системы, можно нарочно её гибридизировать (цифровая - дискретно-аналоговая) для упрощения устройства инвертора. В качастве операнда использовать трайт, колличество исполняющих устройств выполнить по аналогии с тем-же VLIW. Проще говоря, в любом случае получается архитектура с одной инструкцией (OISC), и параллельным простым конвейром (VLIW), предлагаю дать ей название POISC (Parallel One Instruction Set Computing), да и звучит красиво: по-русски! :D
Насколько я понимаю в такой конфигурации:
1. Достигаема высокая плотность кода (как в RISC процессорах), за счёт отсутствия простаивающих устройств.
2. Масштабируем код: выполняем многопоточную программу, либо параллелим последовательно идущие инструкции (если есть такая возможность).
3. Предсказуем переход, при условии, что система троична, симметрична.
4. Простая реализуемость.
5. Кошерная производительность.
Что скажете господа?


15 Jun 2015 22:44
Profile
Senior

Joined: 23 Feb 2015 15:37
Posts: 151
Location: OMS
Reply with quote
Развивая концепцию архитектуры POISC, решил сделать заметку, об устройствах "без прерываний".
Идея пришла ко мне на днях, когда я изучал теоретическое устройство таких процессоров как: Adapteva Parallela и MultiClet, а так-же некоторых древних асинхронных по внутреннему устройству процессоров. Всё дело в том, что и "параллелька" и "клеточник" имеют в своей конструкции так называемые "роутеры" внутри ядра, у первого они позволяют ядрам процессора взаимодействовать по методике "все со всеми", как если бы каждое ядро было сервером и клиентом одновременно, во втором случае аналогичным способом связываются "клетки". А при чём тут асинхронные процессоры?
Плавно перейдём к решению задачи.
Допустим у нас есть ЦП, и какой-нибудь контроллер (сейчас не столь важно какого именно устройства). Предложим, внутри ядер этих "камней" есть такие вот "роутеры". Ничто не запрещает данным устройствам связаться между собой, и таким образом уже образовать когнитивное устройство, работающее ассинхронно. Причина не синхронности в том, что внутренняя конструкция ЦП и контроллера разная, мало того шина материнской платы, тоже не способствует особой "мегасинхронности". Однако данность реализуема.
Как будет выглядеть программирование устройства?
В классической архитектуре компьютеров мы работаем с прерыванием устройства, и пишем драйвер, однако в нашем случае, ЭВМ будет вести себя, так, как если бы количество ядер процессора увеличилось. Очевидно, что разные контроллеры и ЦП должны быть оформлены как модули одного исполняющего устройства, которые могут находиться как на одном кристалле (SoC), так и в разных корпусах, связываясь между собой по внешней шине. Сам контроллер устройства работает без драйвера, достаточно лишь того, чтобы было соответствие "видеоконтроллер" или "аудиоконтроллер". Соответствие устанавливается системной библиотекой I/O, внутреннее же устройство устройство контроллеров одного типа (допустим графических), может сильно отличатся - главное чтобы корректно исполнялись библиотечные ф-ции. Вот такая идея.


20 Jun 2015 07:25
Profile
Senior

Joined: 23 Feb 2015 15:37
Posts: 151
Location: OMS
Reply with quote
Дальнейшие наблюдения выявили, что по особенности строения АЛУ POISC, схожа с MultiClet'очной "клеткой", однако еще проще в конструкции: VLIW с одной инструкцией, где зависимости операций указываются компилятором, программа не нуждается в перекомпиляции совсем, с той лишь разницей, что на более узких конвейрах, она будет работать медленнее.


22 Jun 2015 03:25
Profile
Senior

Joined: 23 Feb 2015 15:37
Posts: 151
Location: OMS
Reply with quote
Вариант сетевого соединения предлагаю следующий:
Использовать звуковой стандарт - классический модемный, но с тремя дополнениями:
1. Естественно троичный поток данных в звуке.
2. Поддержка цифровых телефонных линий ISDN, для много канального (параллельного) модемного доступа.
3. Поддержка 24 битного формата для оптического SP/DIF.
Т.е. помимо телефонного коннектора, на модеме успешно расположится разъём SP/DIF


24 Jun 2015 23:53
Profile
Display posts from previous:  Sort by  
Reply to topic   [ 4 posts ] 

Who is online

Users browsing this forum: No registered users and 11 guests


You cannot post new topics in this forum
You cannot reply to topics in this forum
You cannot edit your posts in this forum
You cannot delete your posts in this forum
You cannot post attachments in this forum

Search for:
Jump to:  
Powered by phpBB® Forum Software © phpBB Group
Designed by ST Software.