nedoPC.org

ТРОИЧНЫЙ ПОЛНЫЙ СУММАТОР

Симуляция основных троичных цифровых элементов
в SimulIDE бесплатный симулятор электроники

Сумматор состоит из двух полусумматоров. На входы первого полусумматора попадаются слагаемые a и b, а на входы второго - частичная сумма с первого полусумматора и задержанные на 1 такт импульсы переноса с первого полусумматора, взаимно-запрещаемые импульсами переноса со второго полусумматора.

Слагаемые на входы сумматора попадаются последовательно цифра за цифрой, начиная с младшего разряда. Цифры соответствующих разрядов суммы появляются на выходе сумматора через 2,5 такта. Сумматор производит алгебраическое сложение чисел.

Недвоичные системы в вычислительной технике

Автор Д.Б. Малашевич

(Московский государственный институт электронной техники)
Произведён краткий обзор наиболее перспективных альтернативных
не двоичных систем счисления, рассмотрены известные вычисли-
тельные системы на их основе. Рассмотрены пути реализации
троичной систем.



Троичная система

Троичная система счисления и троичная диалектическая логика
Брусенцова [4] с симметричным кодом (-1,0,+1) обладает рядом
ценных свойств наиболее интересными из которых являются [5]:

• Простота и гарантированная точность округления результатов
вычислений. Значение каждого разряда равно 1/3 следующего
более старшего, т.е. всегда менее половины его значения.
Следовательно округление сводится к простому отбрасыванию
лишних младших разрядов.

• Естественность представления знака числа. Нет необходимости
в введении дополнительного кода и хлопотах с ним в процессе
обработки информации, как это имеет место в двоичной системе.

• Более высокая информационная емкость троичного кода, по
сравнению с двоичным, уменьшает количество межразрядных
переносов при соответствующих операциях.

• Для двоичных ЭВМ все данные одинаково ценны, они не могут
игнорировать несущественную информацию или сделать
выбор из равных условий. Как известно двоичный Буриданов
осел умер от голода между двумя стогами сена. А троичный
Брусенцовов осел прекрасно себя там чувствует.

• Троичная логика, где есть «да», «нет» и «может быть» более
естественна и понятна для человека в отличие от двоичной,
исключающей вероятностный ход событий. Да и нейрон
человеческого мозга, оказывается, тоже троичный
(http://www.sci-tech-today.com/story.xhtml?story id=30..).

Однопроводные троичные элементы

На данный момент проработана схемотехника нескольких
троичных элементов на SPICE-моделях транзисторов технологии
АТ-12 ОАО «Ангстрем», пример такого элемента, реализующего
функцию троичного инвертора, приведен на рис. 1. Исследования
показали принципиальную возможность построения таких
элементов с точки зрения схемотехники и полупроводниковых
технологий, но и вскрыли ряд неразрешимых пока проблем.
...

Двухпроводные троичные элементы

Таким способом может быть двухпроводная реализация троичных
элементов. Она обеспечивает возможность построения троичной
ЭВМ на основе существующих промышленных полупроводниковых технологий и САПР без каких-либо доработок. На основе двухпроводного варианта возможно создание элементов, устройств и систем, полностью реализующих троичную арифметику и троичную диалектическую логику Брусенцова. Посуществу по этому варианту была построена и первая троичная ЭВМ «Сетунь».

Такой вывод в какой-то мере подтверждается проведенными
исследованиями. В частности проведена схемотехническая
разработка элемента, реализующего сугубо троичную функцию
«отношения следования», результаты которой приведены на рис. 2.

Разработка проведена в SPICE-моделях транзисторов базового
матричного кристалла (БМК) ОАО «Ангстрем» 1592ХМ1 (100 тыс.
вентилей). Предполагается дополнить библиотеку стандартных
элементов этого БМК троичными элементами, с тем, чтобы
проводить разработку ЭВМ на его основе.

Таким образом, имеются все необходимые предпосылки для создания элементной базы троичной ЭВМ, работа над проектом которой
в настоящее время начата Н.П. Брусенцовым в МГУ им. М.В. Ломоносова с участием ОАО «Ангстрем» и Санкт-петербургского государственного политехнического университета.

ТРОИЧНАЯ ПАМЯТЬ СЕТУНЬ

Приближается "время X".

Из собранных материалов из интернета, первых навыков использования ферритовых логических элементов появилось прояснение как повторить части троичного компьютера "Сетунь-1958" на двоичных цифровых элементах.

В 1979 году в СССР начали выпускаться byntuhfkmyst микросхемы серии К561, с использованием МОП-транзисторов.

На рынке ещё можно купить раритетные советские интегральные микросхемы. Хотелось бы использовать советские монтажные печатные платы.

Первый важный блок троичного компьютера - это "Оперативная память". В оригинальной машине она собрана с использованием ферритовых колец. Вместо ферритовой памяти памяти буду использовать интегральные микросхемы К561РУ2. Микросхема К561РУ2 представляет собой статическое ОЗУ, имеющее организацию: 256 слов по 1 биту (256 ячеек хранения данных).

"...
Оперативное запоминающее устройство на ферритовых сердечниках емкостью 162-коротких слова.
..."

Короткое слово - это длина троичного числа равная 9 трит. Один трит будет хранится в виде двух бит.

Для макета троичной памяти машины Сетунь необходимо использовать интегральных микросхем 9 * 2 = 18 шт. Для реализации
дешифратора адреса, "Регистра ЗУ" будут использоваться триггеры К561ТМ2, К561ТМ3 и логические интегральные микросхемы из этой серии.

Конечно же, используем симуляцию основных троичных цифровых элементов в SimulIDE бесплатном симулятор электроники.

Основные логические ячейки Сетунь-1958

Для симулятора электроники SimulIDE_0.4.15-R253 созданы троичные логические элементы.

Троичная Оперативная ЗУ Сетунь-1958

Первая версия троичной памяти на двоичных цифровых микросхемах памяти 256 x 1 бит.

Данные подаются и читаются последовательно тритами за 9 тактов по сигналу CLK2.

Адрес подается в виде бит за 8 тактов о сигналу CLK1, т.е. используется дешифратор "2 --> 10"

Необходимо заменить на дешифратор тритов "3 --> 10".

Троичный дешифратор для куба Оперативной ЗУ Сетунь-1958

Для записи и чтения в память запоминающего устройства необходимо выполнить преобразование 3-кода в физический адрес ОЗУ.

Смотрите версию дешифрации 4 тритов в двоичный адрес памяти ОЗУ.

Троичный дешифратор 4 трита в 7 бит

Для использования память К561РУ2 (256 х 1 бит) необходимо использовать двоичный адрес A7...A0.

Адресация памяти Оперативная ЗУ в Сетунь-1958 троичная. Необходимо было k1k2k3k4k5 - троичный адрес отобразить в адреса микросхемы памяти A7A6A5A4A3A2A1A0.

Трит k5 есть "Адрес A0" - принимает значение или 0, или 1.

Необходимо часть троичного адреса k1k2k3k4, 4 тритное число, дешифровать в адреса A7A6A5A4A3A2A1.

Дешифратора из трочного числа в двоичный код для SimulIDE бесплатный симулятор электроники.

Случайно попал сюда. Буду следить...
Упаковал Троичный дешифратор 4 трита в 7 бит в подсхему. теперь он будет занимать меньше места на схеме.
Модельку прилагаю. Надеюсь, пригодится. Как добавить, думаю, понятно.
Прошу проверить во всех режимах (ибо немного сомневаюсь в правильности работы).

Желаю успехов в этом начинании!

Проверил:

1) Версия: SimulIDE_R1131_Lin64 - Test ERROR
Элемент не вставляется на схему.

2) Версия: SimulIDE_0.4.15-R253_Lin64 - Test OK'
Проверил элемент.

Я сделал схему декодирования адрес тритов в бинарный код для микросхем К561РУ2.

Необходимо каждый трит пропустить через схему, которая комбинацию (+1,-1) не допускает и преобразует (0,0).

Необходимо добавить на каждый вход эту схему.

Добавил в схему.
Для новой версии программы нужно немного доработать. Днем сделаю.

Тестирование:

3_to_2_decoder в SimulIDE_0.4.15-R253_Lin64 - Test OK'.

Работает правильно.

Открыл реализацию элемента. Не понял как внутри используемой памяти выполняется декодирование.

Адаптировать под новую версию пока не получается. Сообщил автору программы о проблеме. Жду результатов. Выложу, как только проблема будет решена.

Комбинационная схема каждой комбинации входных сигналов ставит в соответствие единственное состояние на выходе.
Т.о. вместо комбинационной схемы, имеющей N входов и M выходов можно использовать ПЗУ с N адресными входами и шиной данных шириной M. Остается в ПЗУ поместить нужную прошивку и дело сделано. В простейшем случае прошивку делаем по таблице истинности. В более сложных случаях - извращаемся, кто как может... Программисты часто пишут программы, которая вычисляет содержимое ПЗУ по заданным логическим функциям. Из меня программист не ахти какой, поэтому приходится извращаться в квадрате (опыт уже есть, поэтому создание прошивок проходит быстро) ...
На ПЗУ удобно сделать, например, АЛУ. Я уже переделал модель 74РС181 на ПЗУ, в результате скорость симуляции резко возросла. Таким образом можно заменить реальные редкие микросхемы на ПЗУ и не мучится с их приобретением. Раньше на 155РЕ3 делали дешифраторы для семисегментных индикаторов с отображением 16-ричных цифр. Много чего делали для Спектрумов и других компьютеров (использовали вместо ПЛМ).

Таблица истинности полного троичного сумматор тритов

при хранении в памяти как описано в структуре.

Можно и FPGA проверить. Если t0(bn...bo), где бит b0=0 позволяет не проверять биты в t1(bn...bo).

Т.е. минимальные логическими элементами обеспечиваются операции над тритами: mul, add, sub. not, or, xor.

typedef struct trs
{
uint8_t l; /* длина троичного числа в тритах */
uint32_t t1; /* троичное число FALSE,TRUE */
uint32_t t0; /* троичное число NIL */
} trs_t;

МЭВМ "Сетунь" цифровые элементы на ферритах



СТОЛЬКО ФЕРРИТОВЫХ КОЛЕЦ!