nedoPC.org

Electronics hobbyists community established in 2002
Atom Feed | View unanswered posts | View active topics It is currently 28 Mar 2024 06:22



Reply to topic  [ 177 posts ]  Go to page Previous  1, 2, 3, 4, 5, 6, 7 ... 12  Next
Трёхпроводная троичка 
Author Message
Admin
User avatar

Joined: 08 Jan 2003 23:22
Posts: 22409
Location: Silicon Valley
Reply with quote
Ну например в случае "двоички" ПЗУ схлопнется до 4 2-битовых ячеек (вместо ваших 8 3-битовых) - нафига городить трёхпроводные городки?

_________________
:dj: https://mastodon.social/@Shaos


20 May 2018 01:49
Profile WWW
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный трёхбитный симметричный полусумматор в виде виртуального чипа (виртуальной микросхемы)

Снимок Box-модели виртуального чипа (виртуальной микросхемы) троичного трёхбитного полусумматора в логическом симуляторе Atanua/Win32 1.2.130617:
Attachment:
File comment: Снимок Box-модели виртуального чипа:
TernaryHalfAdder.png
TernaryHalfAdder.png [ 73.2 KiB | Viewed 6610 times ]

Код Box-модели виртуального чипа (виртуальной микросхемы) в виде текстового файла:
Attachment:
File comment: Код Box-модели виртуального чипа в виде текстового файла:
TernaryHalfAdder.txt [15.28 KiB]
Downloaded 417 times

После скачивания расширение .txt нужно заменить на расширение .atanua
Box-модель виртуального чипа (виртуальной микросхемы) загружается в модель через кнопку "Box" и появляется в модели в виде виртуального чипа (виртуальной микросхемы). Выводы в виртуальном чипе (в виртуальной микросхеме) проставляются в порядке проставления "External Pin" в Box-модели виртуального чипа (виртуальной микросхемы).

Снимок модели с виртуальным чипом (с виртуальной микросхемой) троичного трёхбитного полусумматора и схемой проверки виртуального чипа (виртуальной микросхемы) троичного трёхбитного полусумматора:
Attachment:
File comment: Снимок модели с виртуальным чипом (с виртуальной микросхемой) и схемой проверки виртуального чипа (виртуальной микросхемы):
Test1.png
Test1.png [ 137.36 KiB | Viewed 6621 times ]

Троичному 1-но тритному полсумматору соответствует ln3/ln2= 1,58...-битный двоичный полусумматор.
Время выполнения полусложения равно 2dt, где dt - время задержки в одном типовом логическом элементе.
Полное сложение выполняется за два прохода, при этом время полного сложения равно не менее 2*2dt= 4dt.


Last edited by AndrejKulikov on 27 May 2018 23:35, edited 5 times in total.



20 May 2018 02:14
Profile
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный трёхбитный симметричный полный (трёхвходовой, трёхоперандный, трёхаргументный, трёхтритный) сумматор в виде виртуального чипа (виртуальной микросхемы) в логическом симуляторе Atanua/Win32 1.2.130617. Часть I.
Снимок модели:
Attachment:
File comment: Снимок модели:
FullAdderSymmetricCircuit.png
FullAdderSymmetricCircuit.png [ 123.88 KiB | Viewed 6557 times ]

Троичному 1-но тритному полному сумматору соответствует ln3/ln2= 1,58...-битный двоичный полный сумматор.
Из-за отсутствия в логическом симуляторе Atanua/Win32 1.2.130617 логических элементов nИЛИ (n-in OR, ORn) с числом входов больше 8-ми шифратор пришлось сделать двухступенчатым, что увеличило время сложения на 1*dt, с 2*dt до 3*dt, где dt - время задержки в одном типовом логическом элементе. Следует отметить, что в симуляторе электронных схем Circuit Simulator такие логические элементы есть и в нём шифратор можно сделать одноступенчатым и получить время сложения всего сумматора равное 2*dt, что на 1/3 (на 33,3...%) увеличивает производительность сумматора.

Снимок Box-модели:
Attachment:
File comment: Снимок Box-модели:
FullAdderSymmetric.png
FullAdderSymmetric.png [ 84.43 KiB | Viewed 6557 times ]

Снимок виртуального чипа со схемой проверки:
Attachment:
File comment: Снимок виртуального чипа со схемой проверки:
FullAdderSymmetricChip.png
FullAdderSymmetricChip.png [ 167.98 KiB | Viewed 6557 times ]

В случае применения двухступенчатого шифратора время выполнения полного сложения равно 3dt, где dt - время задержки в одном типовом логическом элементе.
В случае применения одноступенчатого шифратора на многовходовых логических элементах nИЛИ (n-in OR, NORn) время выполнения полного сложения равно 2dt, где dt - время задержки в одном типовом логическом элементе.


Last edited by AndrejKulikov on 27 May 2018 23:45, edited 9 times in total.



24 May 2018 09:35
Profile
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный трёхбитный симметричный полный (трёхвходовой, трёхоперандный, трёхаргументный, трёхтритный) сумматор в виде виртуального чипа (виртуальной микросхемы) в логическом симуляторе Atanua/Win32 1.2.130617. Часть II.
Attachment:
File comment: Архив:
FullAdderSymmetricCircuit.rar [15.94 KiB]
Downloaded 263 times

В архиве FullAdderSymmetricCircuit.rar:
FullAdderSymmetricCircuit.atanua - код модели,
FullAdderSymmetric.atanua - код Box-модели,
FullAdderSymmetricChip.atanua - код виртуального чипа со схемой проверки.


Last edited by AndrejKulikov on 01 Jun 2018 00:48, edited 2 times in total.



24 May 2018 09:42
Profile
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный трёхбитный симметричный сумматор, последовательный, асинхронный, 3-х тритный, в логическом симуляторе Atanua/Win32 1.2.130617:
Attachment:
File comment: Снимок модели:
TernaryFullAdderSymmetric3-trit.png
TernaryFullAdderSymmetric3-trit.png [ 147.56 KiB | Viewed 6536 times ]

Троичные трёхбитные 3S-триггеры (3Set-триггеры, S0S1S2-триггеры, Set0Set1Set2-триггеры) служат для ввода тритов и частью схемы собственно сумматора не являются.
Троичному 3-х тритному сумматору соответствует 3*ln3/ln2=3*1,58...= 4,75...-битный двоичный сумматор.
Attachment:
TernaryFullAdderSymmetric6-trit.rar [14.19 KiB]
Downloaded 262 times

В архиве TernaryFullAdderSymmetric6-trit.rar:
FullAdderSymmetric.atanua - код Box-модели виртуального чипа,
TernaryFullAdderSymmetric3-trit.atanua - код модели с виртуальными чипами со схемой проверки.

В случае применения двухступенчатого шифратора время выполнения сложения равно 3dt*3= 9dt, где dt - время задержки в одном типовом логическом элементе.
В случае применения одноступенчатого шифратора на многовходовых логических элементах nИЛИ (n-in OR, NORn) время выполнения сложения равно 2dt*3= 6dt.


Last edited by AndrejKulikov on 28 Dec 2018 04:45, edited 6 times in total.



24 May 2018 13:12
Profile
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный трёхбитный симметричный сумматор, последовательный, асинхронный, 6-ти тритный, в логическом симуляторе Atanua/Win32 1.2.130617:
Attachment:
File comment: Снимок модели с виртуальными чипами и со схемой проверки:
TernaryFullAdderSymmetric6-trit.png
TernaryFullAdderSymmetric6-trit.png [ 124.24 KiB | Viewed 6521 times ]

Троичные трёхбитные 3S-триггеры (3Set-триггеры, S0S1S2-триггеры, Set0Set1Set2-триггеры) служат для ввода тритов и частью схемы собственно сумматора не являются.

Троичному 6-ти тритному сумматору соответствует 6*ln3/ln2=6*1,58...= 9,5...-битный двоичный сумматор, что на 1,5... бита больше, чем в 8-ми битных контроллерах и 8-ми битных компьютерах.
Attachment:
TernaryFullAdderSymmetric6-trit.rar [14.19 KiB]
Downloaded 276 times

В архиве TernaryFullAdderSymmetric6-trit.rar:
FullAdderSymmetric.atanua - код Box-модели виртуального чипа,
TernaryFullAdderSymmetric6-trit.atanua - код модели с виртуальными чипами со схемой проверки.

В случае применения двухступенчатого шифратора время выполнения сложения равно 3dt*6= 18dt, где dt - время задержки в одном типовом логическом элементе.
В случае применения одноступенчатого шифратора на многовходовых логических элементах nИЛИ (n-in OR, NORn) время выполнения сложения равно 2dt*6= 12dt.


Last edited by AndrejKulikov on 28 Dec 2018 04:47, edited 6 times in total.



24 May 2018 22:28
Profile
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный трёхбитный симметричный сумматор, последовательный, асинхронный, 9-ти тритный, в логическом симуляторе Atanua/Win32 1.2.130617:
Attachment:
File comment: Снимок модели:
TernarySymmetricAdder-Subtractor9-trit.png
TernarySymmetricAdder-Subtractor9-trit.png [ 110.1 KiB | Viewed 6517 times ]

Троичные трёхбитные 3S-триггеры (3Set-триггеры, S0S1S2-триггеры, Set0Set1Set2-триггеры) служат для ввода тритов и являются не частью схемы собственно сумматора троичных чисел со знаком, а входным троичным асинхронным регистром для запоминания двух 9-ти тритных операндов.

В случае применения двухступенчатого шифратора время выполнения сложения-вычитания равно 3dt*9=27dt, где dt - время задержки в одном типовом логическом элементе.
В случае применения одноступенчатого шифратора на многовходовых логических элементах nИЛИ (n-in OR, NORn) время выполнения сложения равно 2dt*9=18dt.
Троичному 9-ти тритному сумматору троичных чисел со знаком соответствует 9*ln3/ln2=9*1,58...= 14,26...-битный двоичный сумматор, а
троичные 9-ти тритные контроллеры, только по длине машинного слова, обрабатываемого за одну команду, в 9*ln3/8*ln2= 1,78... раза мощнее 8-ми битных контроллеров и 8-ми битных компьютеров, но на 1,73... бита меньше, чем в 16-ти битных контроллерах и в 16-ти битных компьютерах, но, из-за большего быстродействия троичной трёхбитной системы логических элементов, не уступают по быстродействию (по мощности, по производительности) и 16-ти битным контроллерам и 16-ти битным компьютерам.
9-ти тритное ОЗУ и девятитритное слово при записи на магнитный барабан использовалось в троичной эвм "Сетунь" Брусенцова-Соболева, но в "Сетуни" был всего лишь один одноразрядный полусумматор. Полное одноразрядное сложение выполнялось программным способом за два прохода. Сложение одинарных 9-ти тритных чисел и 18-ти тритных чисел двойной точности тоже выполнялось программным способом за 18-ть и 36-ть проходов через одноразрядный полусумматор соответственно, что сильно снижало быстродействие "Сетуни" (сумматор на одном одноразрядном полусумматоре был очень слабеньким).
Attachment:
File comment: Архив:
TernarySymmetricAdder-Subtractor9-trit.rar [17.25 KiB]
Downloaded 268 times

В архиве TernarySymmetricAdder-Subtractor9-trit.rar:
FullAdderSymmetric.atanua - код Box-модели виртуального чипа,
TernarySymmetricAdder-Subtractor9-trit.atanua - код модели с виртуальными чипами и со схемой проверки.


Last edited by AndrejKulikov on 28 Dec 2018 04:49, edited 9 times in total.



24 May 2018 23:34
Profile
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный трёхбитный симметричный сумматор, последовательный, асинхронный, 18-ти тритный, в логическом симуляторе Atanua/Win32 1.2.130617:
Attachment:
File comment: Снимок модели:
TernarySymmetricAdder-Subtractor18-trit.png
TernarySymmetricAdder-Subtractor18-trit.png [ 87.7 KiB | Viewed 6469 times ]

Троичные трёхбитные 3S-триггеры (3Set-триггеры, S0S1S2-триггеры, Set0Set1Set2-триггеры) служат для ввода тритов и являются не частью схемы собственно сумматора троичных чисел со знаком, а входным троичным асинхронным регистром для запоминания двух 18-ти тритных операндов.

Троичному 18-ти тритному сумматору троичных чисел со знаком соответствует 18*ln3/ln2=18*1,58...= 28,5...-битный двоичный сумматор.
В случае применения двухступенчатого шифратора время выполнения сложения равно 3dt*18=54dt, где dt - время задержки в одном типовом логическом элементе.
В случае применения одноступенчатого шифратора на многовходовых логических элементах nИЛИ (n-in OR, NORn) время выполнения сложения равно 2dt*18=36dt.
18-ти тритные контроллеры и 18-ти тритные эвм превосходят по быстродействию, по мощности, по производительности и другим параметрам и 16-ти битные контроллеры и 16-ти битные компьютеры, при этом 16-ти битное слово полностью помещается в 18-ти тритное слово без преобразования в троичное слово.

Троичным 27-ми тритным эвм соответствуют 27*ln3/ln2=27*1,58...= 42,7...-битные двоичные компьютеры, т.е. троичные 27-ми тритные эвм по многим параметрам значительно превосходят двоичные 32-х битные компьютеры.
В случае применения двухступенчатого шифратора время выполнения сложения равно 3dt*27=81dt, где dt - время задержки в одном типовом логическом элементе.
В случае применения одноступенчатого шифратора на многовходовых логических элементах nИЛИ (n-in OR, NORn) время выполнения сложения равно 2dt*27=54dt.

Троичным 54-х тритным эвм соответствуют 54*ln3/ln2=54*1,58...= 85,5...-битные двоичные компьютеры, т.е. троичные 54-х тритные эвм по многим параметрам значительно превосходят двоичные 64-х битные компьютеры.
В случае применения двухступенчатого шифратора время выполнения сложения равно 3dt*54=162dt, где dt - время задержки в одном типовом логическом элементе.
В случае применения одноступенчатого шифратора на многовходовых логических элементах nИЛИ (n-in OR, NORn) время выполнения сложения равно 2dt*54=108dt.
Attachment:
File comment: Архив:
TernarySymmetricAdder-Subtractor18-trit.rar [26.88 KiB]
Downloaded 274 times

В архиве TernarySymmetricAdder-Subtractor18-trit.rar:
FullAdderSymmetric.atanua - код Box-модели виртуального чипа,
TernarySymmetricAdder-Subtractor18-trit.atanua - код модели с виртуальными чипами и со схемой проверки.


Last edited by AndrejKulikov on 28 Dec 2018 04:51, edited 4 times in total.



26 May 2018 23:30
Profile
Maniac

Joined: 22 Jun 2005 04:35
Posts: 260
Location: МО Россия
Reply with quote
Я что то недопонимаю. Чтобы передать три состояния, нужно три проводника что-ли?
А если бы двоичная система была, то нужно будет два проводника для двух состояний!?


27 May 2018 12:00
Profile ICQ
Maniac

Joined: 22 Jun 2005 04:35
Posts: 260
Location: МО Россия
Reply with quote
AndrejKulikov wrote:
1,78... раза мощнее 8-ми битных контроллеров и 8-ми битных компьютеров[/b], но на 1,73... бита меньше, чем в 16-ти битных контроллерах и в 16-ти битных компьютерах, но, из-за большего быстродействия троичной трёхбитной системы логических элементов, не уступают по быстродействию (по мощности, по производительности) и 16-ти битным контроллерам и 16-ти битным компьютерам.

Во сколько раз нужно больше проводников и транзисторов для трёхпроводной троички
по сравнению с однопроводной троичкой
по сравнению с однопроводной двоичкой

И чем больше проводников, тем больше проблем с топологией
Поэтому также интересует занимаемая площадь тогоже 18тритного сумматора, по сравнению с однопроводными системами


28 May 2018 03:58
Profile ICQ
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный счётный триггер (Т-триггер) с автоматической установкой в "0" при включении, трёхбитный, (Ternary T-Trigger, TTT0) в виде виртуального чипа в логическом симуляторе Atanua/Win32 1.2.130617. Часть I.
Снимок модели:
Attachment:
TernaryTtrigger0.png
TernaryTtrigger0.png [ 98.23 KiB | Viewed 6406 times ]

Снимок Box-модели (Atanua, Guide, Boxing):
Attachment:
TTT0.png
TTT0.png [ 79.95 KiB | Viewed 6406 times ]

После нажатия в текущей модели в логическом симуляторе Atanua/Win32 1.2.130617 кнопки Box и загрузки Box-модели в текущую модель, в текущей модели Box-модель появляется в виде чипа.
Снимок виртуального чипа со схемой проверки:
Attachment:
TTT0test.png
TTT0test.png [ 162.02 KiB | Viewed 6406 times ]

Троичный счётный триггер одновременно является и счётчиком до 3 и делителем входной частоты на 3. Счётчик-делитель на 3 можно наращивать до 9, до 27, до 81 и т.д. При этом выход B2 предыдущего чипа соединяется со входом CLK следующего чипа.


Last edited by AndrejKulikov on 29 May 2018 06:45, edited 5 times in total.



28 May 2018 19:51
Profile
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Троичный счётный триггер (Т-триггер) с автоматической установкой в "0" при включении, трёхбитный, (Ternary T-Trigger, TTT0) в виде виртуального чипа в логическом симуляторе Atanua/Win32 1.2.130617. Часть II.
Attachment:
TernaryTtrigger.rar [4.07 KiB]
Downloaded 279 times

В архиве TernaryTtrigger.rar:
TernaryTtrigger0.atanua - код модели,
TTT0.atanua - код Box-модели,
TTT0test.atanua - код виртуального чипа со схемой проверки.


Last edited by AndrejKulikov on 31 May 2018 23:04, edited 1 time in total.



28 May 2018 19:58
Profile
Admin
User avatar

Joined: 08 Jan 2003 23:22
Posts: 22409
Location: Silicon Valley
Reply with quote
AndrejKulikov wrote:
После скачивания файлов с расширением .txt расширение .txt нужно заменить на расширение .atanua

Есть такая штука, называется zip - архивирует всё на свете, цепляется сюда на ура и не требует переименований ;)

_________________
:dj: https://mastodon.social/@Shaos


28 May 2018 21:55
Profile WWW
Banned

Joined: 07 Mar 2018 23:17
Posts: 315
Location: Россия, Москва
Reply with quote
Исследование наличия генерации при включении двоичного RS-триггера и трёхбитного троичного счётного триггера (Т-триггера) в трёх симуляторах. Часть I.

В логическом симуляторе Atanua/Win32 1.2.130617 при загрузке и включении модели трёхбитного троичного счётного триггера на логическом пробнике LogicProbe наблюдается генерация на всех трёх выходных линиях:
Attachment:
File comment: Снимок модели в Ananua:
Ternary T-trigger in Atanua.JPG
Ternary T-trigger in Atanua.JPG [ 84.44 KiB | Viewed 6355 times ]

В более сложных моделях в Atanua, например, в TCA0, трёхбитный счётный триггер (и трёхбитные троичные D-триггеры тоже) сбивается, входит в режим генерации и не выходит из режима генерации, т.е. перестаёт работать.

В симуляторе электронных схем Circuit Simulator v1.6i после набора схемы модели трёхбитный триггер вроде бы, как бы, работает, но при загрузке и включении сохранённой в файле модели Т-триггера входит в режим генерации и не выходит из него:
Attachment:
File comment: Снимок модели в Circuit Simulator v1.6i:
Ternary T-trigger in Circuit Simulator.JPG
Ternary T-trigger in Circuit Simulator.JPG [ 68.79 KiB | Viewed 6355 times ]

В более сложных моделях в Circuit Simulator v1.6i, например, в TCA0, трёхбитный счётный триггер (и трёхбитные троичные D-триггеры тоже) сбивается, входит в режим генерации и не выходит из режима генерации, т.е. тоже перестаёт работать.

Для выяснения есть ли генерация или нет генерации в триггерах при включении автором был разработан Logic Simulator-Viewer с собственной математической моделью логических элементов с рандомизированными временами задержки в типовых логических элементах. Рандомизация величиной в +/- 1 nsec (+/- 0.1*dt, +/- dt/10, +/- 10% от dt) от времени задержки в одном типовом логическом элементе - dt (10 nsec) моделирует воздействие шумов на логические элементы, т.е. логические элементы переключаются не сразу, а через рандомизированное на +/- 1 nsec (+/- 0.1*dt, +/- dt/10, +/- 10% от dt) время задержки в типовом логическом элементе: dt*(1+(2*RND-1)/10), где dt - время задержки в одном типовом логическом элементе, а RND - случайное число в диапазоне от 0 до 1. Circuit Simulator v1.6i использовался в качестве редактора логических схем для сборки и сохранения модели в файле в стандартном для Circuit Simulator'a формате. Симуляция же производилась в разработанном Logic Simulator-Viewer'е, который запускался в DOSBox 0.74. При включении модели RS-триггера наблюдалось до 40-ка циклов генерации. Время задержки - 10nsec. Шаг итераций - 1nsec. При времени задержки равном 10nsec, 40-ка циклам генерации приблизительно соответствует 800nsec (0.8usec), поэтому генерация при включении напряжения питания не видна в реальном времени, а видна только на осциллографе или в правильных логических симуляторах. Время переключения двоичного RS-триггера оказалось равным 2dt, где dt - время задержки в одном типовом логическом элементе. При работе триггера, во время переключений, наблюдались периоды длительностью 1*dt, на которых оба выходных бита равны "0".
Attachment:
LOGICSIM.JPG
LOGICSIM.JPG [ 28.86 KiB | Viewed 6162 times ]

Из этого следует, что более правильным является логический симулятор Atanua.


Last edited by AndrejKulikov on 10 Jul 2018 02:23, edited 22 times in total.



28 May 2018 22:32
Profile
Maniac

Joined: 22 Jun 2005 04:35
Posts: 260
Location: МО Россия
Reply with quote
AndrejKulikov wrote:
Image

Разве так можно схемы рисовать?!
Ничего же непонятно, зачем соединения поверх элементов?


29 May 2018 01:38
Profile ICQ
Display posts from previous:  Sort by  
Reply to topic   [ 177 posts ]  Go to page Previous  1, 2, 3, 4, 5, 6, 7 ... 12  Next

Who is online

Users browsing this forum: No registered users and 13 guests


You cannot post new topics in this forum
You cannot reply to topics in this forum
You cannot edit your posts in this forum
You cannot delete your posts in this forum
You cannot post attachments in this forum

Search for:
Jump to:  
Powered by phpBB® Forum Software © phpBB Group
Designed by ST Software.