nedoPC.org

Получил от французов три конфиденциальных документа на подпись от имени своей компании - буду на выходных внимательно читать...

P.S. Также выциганил 30-дневную триал-версию L-edit от фирмы Tanner - там мне дему показали, где длина транзистора меняется буквально на лету - в момент его добавления - так что играть порогами срабатывания вполне можно и с NAND/NOR можно не заморачиваться...

С удивлением обнаружил, что и Magic, и Electric входят в официальные пакеты дебияна

А как это выглядит на практике? Можешь в двух словах пояснить?
Или ссылочку дать, где это изложено доходчиво и желательно по-русски?
Чисто интересно...

Лучше один раз увидеть, чем сто раз прочитать

https://www.youtube.com/watch?v=N9qVufnEesQ

Очень похоже на разводку печатной платы, только кроме дорожек и вий ты сам можешь пририсовать туда компоненты

P.S. Вот ещё про рисование CMOS в Tanner L-Edit:



http://scale.engin.brown.edu/classes/EN ... torial.htm



P.P.S. Полный комплект слайдов к курсу VLSI: http://scale.engin.brown.edu/classes/EN1600S08/

Подписал всё и отправил документы федексом в Гренобль - в понедельник получат...



Также нашёл старые учебные версии Tanner L-Edit на дисках к паре книжек по CMOS-дизайну, что у меня были - одна досовская на 3-дюймовой дискете (совсем старая), а другая виндовая на CD-роме (чуток поновее)...

Курьеры Гренобля доставили документы по адресу только сегодня (во вторник)...

А теперь ждёмс, когда австрийский завод по производству силиконовых вафель тоже подпишет...

Потихоньку разбираюсь с L-Edit (осталась одна неделя триала) - думаю сам рисовать транзисторы не буду, а просто по получению дизайн-кита с вафельного заводика, накидаю библиотечных элементов оттуда (NMOS/PMOS там как минимум должны быть, а если повезёт - ещё и NAND/NOR) и соединю проводочками - работы на день-два, чтобы силиконовый TRIMUX получить...

P.S. Вот интересная статья автора, показавшего на личном примере как можно стать успешной "fabless semicondactor company" истратив "всего" 2 миллиона:
http://www.adapteva.com/white-papers/a-lean-fabless-semiconductor-startup-model/

Блин как всё сложно с этими эвропийцами - теперь австрийский завод силиконовых вафель, прежде чем подписать бумаги, хочет видеть мой бизнес-план и "objectives"...

Отправил почти сразу же краткие "objectives" - всё ещё ждёмс...

Балин - меня только что проинформировали:
Mentor Graphics acquired Tanner EDA http://www.mentor.com/company/news/ment ... tanner-eda
Сказали что моя квота на покупку L-Edit будет действовать до конца марта - а потом ценовая политика по-видимому изменится в бо'льшую сторону
Игроков на рынке софта для разработки кустомных микросхем становится всё меньше и меньше...

И будут в этих библиотеках максимум двоичные гейты. Повезёт, если memory compiler ещё дадут и пины. Ну, может транзисторы будут ещё разных размеров. В любом случае, тебе ничего оттуда почти не пригодится


Готов оплачивать свою совесть, не позволяющую спи...онерить коммерч. софты и заставляющую юзать фри тулс -- неудачным тейпаутом?

Что-то мне подсказывает, что рисовать схемки транзисторами (ну ладно, даже гейтами троичными) -- это тупик. 6502 рисовали руками, 68000 наверное тоже, а дальше уже на тулзы начали переползать.

Кстати, непонятен страх перед верилогом, в нём есть 4 стандартных состояния: 0, 1, X и Z. Взять любые 3, написать свои гейты и можно как минимум моделировать с картинками в обычных тулзах типа моделсима или (для копирастнутых, я для домашних поделок украл моделсим и ничуть не стыжусь) есть какие-то там icarus verilog и показывалка вейвов для него.
Потом можно из верилога и в гейты синтезить самопалом.

Обычный 'маршрут проектирования' включает синтез в гейтах из верилога в нетлист, потом P&R (place and route), где-то тут ещё и клоковые деревья генерятся. Потом проверяется всё это дело: тайминги во-первых специальной тулзой, потом equivalence checking или формальная верификация (что входной верилог ведёт себя так же, как и нетлист), ну и ещё можно симулировать нетлист (сконвертив его обратно в гейт-верилог) с задержками или без. DRC -- это уже самый последний, почти формальный этап, что тех. нормы по ширине дорожек и проч. не нарушены.

Что из этого есть у тебя?

Ручками можно наверное проект уровня 6502 нарисовать в 1 харю, а что-то раз в 10 посложнее уже нереально.

И ещё, ты вот рисовал схемы 3-уровневой логики с 2 питаниями на кмоп, а насколько (и вообще получается ли) выигрыш или проигрыш по транзисторам, если то же самое сделать 2 проводами с кодами, например, 00, 01 и 10 в двоичной кмоп-логике?

А ещё, некто Чарльз Мур (который форт изобрёл), склепал свой дизайн сьют для создания gdsii2: http://www.colorforth.com/vlsi.html
И чипы в нём сделал и продаёт: http://www.colorforth.com/S40.htm
Правда это форт, и немножко ортогонально троичности, но как пример для подражания...

Фришная 30-дневная лицензия на рисовалку L-Edit c DRC закончилась - теперь есть только опенсорцные Electric и Magic - с ними правда только MOSIS работает, а он просит под 10 штук на одну итерацию производства...



А я на большее и не замахиваюсь - в нашем троичном деле только ручками рисовать и приходится

Кстати судя по книжке про коммодор, 6502 не только рисовали ручками, причём НА БУМАГЕ, но и ещё ручками же вырезали и складывали цветные аппликации на полу и ГЛАЗАМИ отлаживали



Да я уже где-то писал - аналогичная двоичная логика, выполняющая теже действия с данными аналогичной степени сложности, будет состоять из меньшего количества транзисторов и будет потреблять меньший ток - однако тут мы какба бежим впереди паровоза - если к примеру нанотрубки (или что-то другое троичное) таки выйдут в ширпотреб в обозримом будущем, то все наши троичные схемки (на уровне троичных гейтов) в лёгкую превратятся в точно также работающие устройства на нанотрубках (или чем-то другом троичном), которые при этом станут занимать МЕНЬШЕ места на кристалле, чем двоичный аналог на CMOS и будуь жрать меньший ток - и мы таки будем первыми. Второй плюс троичности - меньшее количество соединяющих блоки проводников - на кристалле это критично - я правда ещё не оценивал этот аспект (с другой стороны для сложных CMOS-дизайнах такие оценки делать сложно, т.к. в нём можно нагородить скажем сумматор на слепленных вместе транзисторах и поди посчитай сколько там проводников, отдельных транзисторов и где что).