nedoPC.org

Ну это у вас супротив них предубеждение, а я с ними дело имел...
Можно с ними и путное сотворить, только надо определиться - что хотеть...

Я тут пошарил по профильной литературе, и в общем-то троичный триггер
штука несколько неоднозначная...

Общее определение вроде правильное:


Но некоторые вещи смущают... какой-то разнобой потом идёт по разным источникам...
И смущает меня также мнение, что с парами 0, 1 и 0, -1 можно работать независимо...
"...троичные триггеры могут работать и в трёхразрядном и в двухразрядном режимах,
то, в случае обрыва одной из трёх выходных линий (проводников), можно перейти на
двухразрядный режим..."
Это как в анекдоте - так нам всё же "шашечки или ехать"?

Ты какие-то странные источники цитируешь

Единственно правильный подход к троичности, который я проповедую, таков: TERNARY - это Balanced Ternary (-1,0,+1), железная реализация которой заключается в передаче разнополярных сигналов по ОДНОМУ проводу, т.е. никаких двух-проводных, трёх-проводных и т.д. решений (разве что 2 провода на сигнал можно использовать при эмуляции в FPGA или для связи с двоичной памятью большой ёмкости)...

И чего ты мне TTL в пример приводишь? На TTL микросхемы большой степени интеграции никто не делает - все пользуют CMOS, на котором получается натуральный минимализм, например полный двоичный сумматор на 24 транзисторах (вроде когда-то ещё более компактную реализацию встречал).



Ну так этож элемент с двумя входами и двумя выходами...

P.S. А на одном лямбда-диоде триггер вроде бы не построишь...

Не позорься такими заявлениями...

Всё же не студень далеко уже и интернет с Гуглем под руками...
------------------------------------------------------------------------------

На КМОП-е те же 8 транзисторов.




Но я тебе ничего не навязываю... не нравится - не ешь...

Ну что читаю, то и цитирую... закрываю свои пробелы в троичности, пока с гриппом лежу...


И мне кажется этот подход более естественный и близкий первоисточнику, назови им
хоть Фибоначчи...
Но я так наблюдаю у "жульнической" точки зрения (лопата) - тоже сподвижников полно!
Некий Андрей Куликов уже чуть ли не все блоки три-компа реализовал...

А вот рассуждения этого джентльмена имеют смысл, или фейк галимый?
http://www.balancer.ru/tech/forum/2003/09/t22443--troichnaya-logika.html

И где по серьёзу рассмотрена именно троичная логика - не нашел пока...

Куликова с его тремя проводами даже и не упоминай
Он всю русскую википедию уже загадил...

P.S. balancer дело говорит, однако он ещё не добрался до того, что OR это на самом деле MAX, а AND - это MIN

Согласно https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%BE%D0%B8%D1%87%D0%BD%D1%8B%D0%B5_%D1%84%D1%83%D0%BD%D0%BA%D1%86%D0%B8%D0%B8 это верно?


А какие логические функции использовал Брусенцов в "Сетуни"?

Приглядись к этой страничке на вике внимательно - там отовсюду торчат грязные ноги Куликова

P.S. Добавил в этот топик пару постов с тернари, а также поменял ему topic_id:
http://www.nedopc.org/forum/viewtopic.p ... sc&start=8

Ну если у вас с ним тёрки - то я-то всё читаю чисто с образовательными
целями...

Я ж тебя спросил:

Ты ничего не сказал - где почитать без "грязных ног"...

Без "грязных ног" и религиозного сектантства лучше читать англоязычные источники, например вот этот:

http://jeff.tk/trinary/

Как должен выглядеть троичный RS-триггер попробуем представить,
отталкиваясь от принципов функционирования двоичного RS-триггера,
с учётом специфики троичной функции инверсии.



Здесь главная особенность, что троичный логический "0" при операции
инверсии остается нулём.
При этом учитываем также, что работаем в троичной симметричной
(уравновешенной) системе, где логические уровни 1, 0, -1 передаются
по одному проводу и не требуют никаких трёхпроводных линий.

Теперь вспомним определение двоичного RS-триггера, а это у нас устройство
с обратными связями, и двумя устойчивыми состояниями (бистабильная
ячейка), способное к хранению информации в пределах одного бита (0
или 1), и способное скачком переходить из одного состояния в другое.

При этом выводы исторически получили названия: Set – установка триггера в
единичное состояние и ReSet – установка триггера в нулевое состояние (сброс).
Подразумевается также, что состояние триггера – это логическое состояние его
прямого выхода Q (Quit).
Схемотехнически обычно всегда присутствует и инверсный выход /Q, но в ряде
случаев он не выводится из корпуса микросхемы.



По активным уровням управляющих сигналов у нас есть RS-триггеры, /R/S-триггеры,
хотя нетрудно представить и смешанные версии, если ввести в схему дополнительные
инверторы.
Будем также учитывать одно из известных свойств двоичного RS-триггера: будучи
единожды установленным (сброшенным) активным управляющим сигналом
по соответствующему входу, триггер более не реагирует на изменение сигнала
на этом входе и может быть переведён в противоположное состояние только
активным сигналом по другому входу.

Теперь по аналогии представим себе троичный RS-триггер:



Сигнал троичной логической 1 на входе S устанавливает прямой выход Q в состояние
троичной логической 1 (P), то есть выполняет операцию Set_P. На инверсном выходе
при этом устанавливается троичная логическая -1 или N.
В дальнейшем изменение состояния на входе S в пределах 0…1 не влияет на состояние
выхода Q.
Сигнал троичной логической -1 на входе S устанавливает прямой выход Q в состояние
троичной логической -1 (N), то есть выполняет операцию Set_N. На инверсном
выходе при этом устанавливается троичная логическая 1 или P.
В дальнейшем изменение состояния на входе S в пределах 0…-1 не влияет на состояние
выхода Q, а вот переход к троичной логической 1 на входе S – снова вызовет переход -
Set_P.

Активный троичный логический уровень на входе R сбросит триггер в состояние Q = 0 и
/Q = 0, то есть, в состояние троичного логического 0.
Активный троичный логический уровень может быть тот, который будет удобен с точки
зрения схемотехники.

Это описание справедливо для троичного RS-триггера. Если же троичной логической 1 на
входе S устанавливается прямой выход Q в состояние троичной логической -1 (N), то это,
соответственно, будет троичный /R/S-триггер.

Мне кажется, такой подход в условиях троичной симметричной (уравновешенной) системы
не противоречив, и троичный RS-триггер не нуждается как в отдельных входах S+ и S-, так и в
трёх раздельных выходах, поскольку все три состояния одной позиции в нашей системе передаются
по одному проводу. А триггер, по сути, и есть ячейка для хранения состояния одной позиции.

Триггеры на трёх элементах с тремя выходами – это многоустойчивые триггеры, а вовсе не
троичные.

Если против такого позиционирования троичного RS-триггера возражений нет, то перейдём далее
к троичным D-триггерам ?

А мне кажется, что троичный триггер должен иметь три состояния. Т.е. если взять D-триггер, то он хранит значение входного сигнала. А что касается тактового сигнала, то если в двоичных схемах только две разновидности (1->0, 0->1), то тут их может быть целых шесть. Хотя с точки зрения схемотехники, не все они удобны для реализации.

Я не понял, что ты хотел этим сказать...

Этот триггер хранит ТРИ ЛОГИЧЕСКИХ СОСТОЯНИЯ НА ВЫХОДАХ.
По каждой отдельной линии Q (Quit) и /Q.

То, что ты процитировал касается сигнала Reset. Он может быть активным по
уровням 1, 0, или -1 - , который будет удобен с точки зрения конкретной
схемотехники.

В данном случае триггер статический и про переходы между уровням
(1->0, 0->1) (срез, фронт) не обсуждалось ничего.

Ну я тут смоделировал Ternary_NOT...



Если сравним осциллограмму с предполагаемой - то всё сходится.


Переходная характеристика - тоже правильная получилась:



Сравнить можно с приведенной парой постов выше...

Попробую сделать троичный RC-генератор, и если он запустится - останется
дождаться результатов эксперимента MC68k с генератором на буферных
вентилях.
Если у него всё взлетит - попробую сконструировать простой троичный вентиль
из двоичных логических элементов...

Самый простой вариант - загенерировал. Он не полностью троичный, но
я его таким и планировал:



Это обычный RC-мультивибратор, выполненный на КМОП-элементах NAND,
подключенных к источникам питания +/-6В с заземленной средней точкой.

Элементы выполнены внутри по схеме стандартных КМОП-NAND, но здесь
они, по сути, работают, как аналоговые усилители, чтобы при моделировании
возникла правильная генерация.

В точку, где происходит аналоговый переходной процесс заряда-разряда RC-
цепочки, подключен троичный буфер, который чётко свои "тринарные" уровни
и отрабатывает.
Поскольку троичный буфер выполнен также на КМОП ключах, он не мешает
процессу заряда-разряда RC-цепи.

Идея в общем-то простая, но рабочая... Попробую теперь на что способны чисто
троичные вентили с точки зрения генерации сигнала...



PS. Попробовал... на одних троичных инверторах без специальных мер автогенерация
не возникает. Но я так и думал, поскольку 0 не инвертируется - вентили жестко
застывают в нуле...
Либо надо генератор хитрый сочинять, либо сойдёт и так, как уже проверено выше.
Хотя, скажу я вам - ох и хитрый генератор может случиться на этих троичных инверторах!!!
Прямо-таки - хаотический! Устойчивая точка в нуле и две области усиления... - схема Чуа...