1) В этой статье "изобрели" Ternary Decision Diagrams
17th European Signal Processing Conference (EUSIPCO 2009) Glasgow, Scotland, August 24-28, 2009
DECISION DIAGRAM BASED COMPUTATION OF LINEARLY INDEPENDENT
TERNARY ARITHMETIC TRANSFORM SPECTRA
Cicilia C. Lozano, Bogdan J. Falkowski, Tadeusz Łuba
Ссылка на pdf:
https://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.184.5775&rep=rep1&type=pdf2) В серии конференций ISMVL есть много статей по схемотехнике (на существующих CMOS-процессах) для multiple-valued логик
Например, в 2007-ом году
"Algorithm-level optimization of multiple-valued arithmetic circuits using counter tree diagrams"
Naofumi Homma, Katsuhiko Degawa, Takafumi Aoki Tatsuo Higuchi
3) На той же кофереции 2007, норвежская статья
Fast Addition Using Balanced Ternary Counters Designed With CMOS Semi-Floating Gate Devices
Henning Gundersen and Yngvar Berg
Ссылка:
http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.123.500&rep=rep1&type=pdf4) Китайские исследователи конструируют троичные вентили на основе углеродно-нанотрубочных transmission gate'ов
Ji, Y., Chang, S., Wang, H., Huang, Q., He, J., & Yi, F. (2017).
Multi-valued logic design methodology with double negative differential resistance transistors.
Micro & Nano Letters, 12(10), 738–743. doi:10.1049/mnl.2017.0163