Author |
Message |
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Ок!.. Я просто размышляю, что вот тут разработчики внешний генератор хоть явно и не прицепили, но, тем не менее, - припасли...
_________________ iLavr
|
02 Jul 2016 12:44 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Ну в общем-то обычные правила грамотной схемотехники, даже если не касаться ПЛИС. В литературе очень неплохо изложены здесь, как мне кажется: " Функциональные узлы цифровой автоматики" А приложенный файл в переводе и со ссылкой на него популярно излагают здесь: Нестабильность проектов ПЛИС
_________________ iLavr
|
02 Jul 2016 15:18 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Но вобще говоря, кое-что несколько непривычно и забавно! Вот так (как обычно привыкли) счетчики делать - нельзя! Но счетчики следует делать вот так - как сумматор состояния выхода регистра с единицей... Я бы, наверное, нарошно не придумал такое Видимо, понапихано у них там кучи сумматоров, по одному на каждый LU... (щютка)
_________________ iLavr
|
03 Jul 2016 11:59 |
|
|
Vasil Ivanov
Doomed
Joined: 11 Dec 2003 14:34 Posts: 413
|
Меня терзают смутные сомнения... ты что, собрался схемы рисовать ?. Избавляйся от этого рудимента и все пиши на VHDL, Verilog или System Verilog (SV). Если выберешь SV, то будь в курсе, что он не поддерживается в Xilinx ISE.
_________________Vasil Ivanov vasil-i@yandex.ru
|
03 Jul 2016 12:37 |
|
|
newold86
Devil
Joined: 30 Nov 2013 11:08 Posts: 707 Location: WWW
|
Я уже пытался отговорить, с кучей аргументов - не помогло
|
03 Jul 2016 12:51 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Ну, джентльмены, не ругайтесь! Да, я собираюсь порисовать схемы... Потому что мне это просто еще и нравится! Вы же сначала тоже порисовали схемы? Вот и я сначала немного порисую... Как там говорила КПСС? - Все нации придут к коммунизму, но каждая - своим путём... P.S. Хотя, если быть честным, я всё же начал с Verilog HDL...
_________________ iLavr
|
03 Jul 2016 13:42 |
|
|
fifan
Devil
Joined: 06 Oct 2006 03:17 Posts: 859 Location: г.Лянтор,Сургутского р-на,ХМАО
|
Да что вы к Lavr'у пристали - если хочет пусть рисует, vhdl успеет попробовать. Я начинал со схемного ввода и сейчас наполовину им пользуюсь. Ничего страшного в схемном вводе нет.
|
03 Jul 2016 23:43 |
|
|
viv-pm
Novelist
Joined: 17 Mar 2015 21:54 Posts: 31
|
Специально проделал опыт с EPM3064. Работающий JTAG никак не мешает работе проекта в ПЛИС - можно прочитать идентификаторы, состояние выводов. А вот при обращении по JTAG к регистрам внутрисистемного программирования проект тут же прекращает работу - по крайней мере входы/выходы переходят в Z.
|
04 Jul 2016 03:18 |
|
|
fifan
Devil
Joined: 06 Oct 2006 03:17 Posts: 859 Location: г.Лянтор,Сургутского р-на,ХМАО
|
По поводу неправильных построений схем и их описания. Вот недавний пример. Попробуйте без ошибок описать на vhdl вот эту схему - у меня не получилось - пришлось рисовать и вставлять как компонент в проект на vhdl. Так работает и нет проблем, а то была ошибка про неправильный сигнал тактирования (вход C триггера).
|
04 Jul 2016 05:02 |
|
|
newold86
Devil
Joined: 30 Nov 2013 11:08 Posts: 707 Location: WWW
|
Запросто Схема была слишком мелкая, поэтому точно названия выводов не рассмотрел, но это не важно. Естественно, я тут сжульничал - нарисовал схему и попросил Quartus сделать для нее VHDL, но суть от этого не меняется (оптимальность кода - мы об этом сейчас не говорим)... Кстати, не совсем понимаю, на что могло ругаться - вроде все довольно прозрачно...
|
04 Jul 2016 09:47 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
А вот если теперь проверить наоборот: открываем новый проект, создаем файл VHDL, подставляем в него текст из поста выше, компилируем... А потом смотрим вьюером - соберет ли Quartus исходную схему или его мнение изменится?
_________________ iLavr
|
04 Jul 2016 09:54 |
|
|
newold86
Devil
Joined: 30 Nov 2013 11:08 Posts: 707 Location: WWW
|
Прежде, чем постить, проверил
|
04 Jul 2016 09:55 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Ну тогда утверждение, что " схемный дизайн ведет в тупик" выглядит несколько странно...
_________________ iLavr
|
04 Jul 2016 10:11 |
|
|
newold86
Devil
Joined: 30 Nov 2013 11:08 Posts: 707 Location: WWW
|
Вообще не вижу ничего странного - понятно, что схемы такого размера хоть "вручную" из блоков FPGA собирай, разницы особой не будет. И преобразование в VHDL в этом случае тоже будет более-менее понятное (хотя штук 5 позорных строчек даже здесь я все-таки удалил, не вынесла душа поэта)... А вот что-то побольше превратится в совершенно нечитаемое месиво кода.
|
04 Jul 2016 12:15 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Ну и я вот не вижу ничего странного, тем более тупикового, в том, чтобы немного порисовать схемы в Quartus, используя схемный дизайн. А до чего-то б ольшого мне пока ещё далеко... созреть для этого постепенно надо...
_________________ iLavr
|
04 Jul 2016 13:17 |
|
|