Последняя версия AVROS (и соответственно система Xavroska 1.0) поддерживает режим NI_15_BUS в случае атмеги-8515 (см.
http://www.nedopc.org/forum/viewtopic.php?t=8259 ), когда отдельные сигналы NI-15 не эмулируются (как в
NedoPC-90 на атмеге-8535), а подключаются к шине внешней памяти (у которой младшие 8 бит мультиплексированы и имеется сигнал ALE - прямо как в NI-15). Однако мне не совсем нравится способ подключения памяти с точки зрения AVROS в этом режиме - когда A14 идёт на M_IO, а A15 - разрешает/запрещает порт NI15, при этом мы имеем в памяти чередующиеся области M и IO (старшие адреса памяти при этом переключаются отдельными ногами атмеги). С другой стороны у нас пока только 8К памяти и A14/A15 (и A13 кстати тоже) не используются по прямому назначению и могут быть заюзаны в таком варианте.
На самом деле адресный сигнал A13 занимать нельзя, т.к. чтобы увидеть начало 8K памяти нам надо смотреть во вторую копию (распологающуюся в адресном пространстве 0x2000...0x3FFF) - т.е. A13 не будет использоваться вообще!
А вот адресные сигналы A14 и A15 могут быть свободны и будут переключать 4 области:
00 - память (M) или внутренние регистры в CPLD (IO);
01 - правый разъём NI-15 master (опциональный ряд контактов для втыкания в бред-боард или другую такую же плату);
10 - левый разъём NI-15 slave (опциональное гнездо для втыкания в него устройств либо другой такой же платы);
11 - центральный разъём NI-15 (который может быть либо гнездом, либо рядом контактов, либо вообще может отсутствовать, если плату не предполагается использовать совместно с шиной NI-15).