nedoPC.org

Т.е. если команд мало и они "одноклеточные" то это RISC. И наоборот.

голову сломаешь, как будто ты не программу пишешь, а трогаешь руками внутренности процессора.

И я в принципе говорю о самодельном процессоре, хотя Шаос несколько неверно
обозначил тему как RISC vs CISC.

Главными требованиями архитектуры RISC являются:
1. Любая операция должна выполняться за один такт.
2. Система команд должна содержать минимальное количество наиболее часто используемых команд одинаковой длины.
3. Операции обработки данных реализуются только в формате регистр-регистр. Обмен между регистрами и памятью выполняется только командами загрузки-записи.
В дальнейшем эти требования были несколько смягчены. Выполнение команды за один такт стало трактоваться, как загрузка конвейера команд в темпе "команда за такт". Набор команд современных RISC-процессоров возрос.
Незыблемым для архитектуры RISC остается только требование: обработка данных ведется только командами в формате регистр-регистр.
Среди других особенностей RISC архитектур следует отметить:
- наличие достаточно большого файла РОН–ов (32 и более регистров),
- для обработки используются трехадресные регистровые команды,
- команды регистр/память используются только для загрузки (Ld) РОН из памяти и сохранения (ST) содержимого РОН в памяти,
- как следствие упрощения команд, использование аппаратной, а не микропрограммной логики выполнения команд.
...
Позднее было отмечено, что наиболее значимая характеристика RISC в разделении инструкций для обработки данных и обращения к памяти — обращение к памяти идёт только через инструкции load и store, а все прочие инструкции ограничены внутренними регистрами. Это упростило архитектуру процессоров: позволило инструкциям иметь фиксированную длину, упростило конвейеры и изолировало логику, имеющую дело с задержками при доступе к памяти, только в двух инструкциях. В результате RISC-архитектуры стали называть также архитектурами load/store.

Я слово "одноклеточная" понял как "без аргументов".

Сложение 2 регистров, разрядность которых совпадает с разрядностью АЛУ - тоже. А вот относительный переход, который требует вычисления адреса уже нет.

Я тут подумал, что Pentium 4 1.4 ГГц с конвеером длиной 20 стадий, выполняет одиночную команду со скоростью 70 Мгц. То есть время от загрузки из памяти до выполнения.