nedoPC.org

Electronics hobbyists community established in 2002
Atom Feed | View unanswered posts | View active topics It is currently 28 Mar 2024 03:59



Reply to topic  [ 90 posts ]  Go to page Previous  1, 2, 3, 4, 5, 6
Архитектура процессора 8080 
Author Message
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Post 
Code:
//--- ТАКТ 3 на СПАДЕ C1
/*
   В такте Т3 по спаду C1 при наличии сигнала READ и производится занесение данных
   с шины данных во внутренний регистр команд или в приёмник данных.
*/

Ну а это фактически и есть задний фронт DBIN:

Image

см. http://www.nedopc.org/forum/viewtopic.php?t=10007&postdays=0&postorder=asc&start=0

_________________
iLavr


05 Apr 2014 11:07
Profile
Devil

Joined: 30 Nov 2013 11:08
Posts: 706
Location: WWW
Reply with quote
Post 
Спасибо - уже теплее ! Не подскажете, откуда фраза (первоисточник) "В такте Т3 по спаду C1 при наличии сигнала READ и производится занесение данных
с шины данных во внутренний регистр команд или в приёмник данных." ?


06 Apr 2014 01:07
Profile
Doomed

Joined: 25 Aug 2009 07:02
Posts: 459
Location: Москва
Reply with quote
Post 
newold86 wrote:
Да вот смотрю на диаграммы из 8080 datasheet, и кажется, что все-таки не по DBIN, а по переднему фронту Ф2...

Неважно, как он стробируется внутри, а важно, какие требования по стабильности на шине данных относительно Ф1, Ф2 и заднего фронта DBIN. Смотрите tDS1, tDS2, tDH и tDF. (http://www.classiccmp.org/dunfield/r/8080.pdf, стр 7-4, 7-5, 7-6)


06 Apr 2014 02:09
Profile
Devil

Joined: 30 Nov 2013 11:08
Posts: 706
Location: WWW
Reply with quote
Post 
Всем спасибо - все заработало. Ключевыми оказались слова "по спаду C1".

Как только обеспечил наличие стабильных данных на ШД в этот момент, сразу решилась проблема, над которой бился уже неделю...


06 Apr 2014 02:13
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Post 
newold86 wrote:
Спасибо - уже теплее ! Не подскажете, откуда фраза (первоисточник) "В такте Т3 по спаду C1
при наличии сигнала READ и производится занесение данных
с шины данных во внутренний регистр команд или в приёмник данных." ?

Всё есть на этом форуме. Мы очень подробно и с первоисточниками разжевали все растактовки
и сомнительные моменты 580ВМ80, когда я предложил всем организованно реализовать
dll-модель этого CPU под Proteus.

Так что, когда я быстро отвечаю на какой-то вопрос, я просто прошариваю форум поиском,
поскольку помню, что мы это здесь уже обсуждали.

_________________
iLavr


06 Apr 2014 06:40
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Post 
Mixa64 wrote:
Неважно, как он стробируется внутри, а важно, какие требования по стабильности на шине данных относительно Ф1, Ф2 и заднего фронта DBIN.

Как раз важно. Там очень правильная мысль заложена - данные защелкиваются вовнутрь в самый последний момент перед снятием DBIN. В этом момент они должны быть максимально стабильны даже чисто по теории.
А то, что я говорю - "фактически по спаду DBIN" - так это из-за того, что у нас между спадом Ф1 и фронтом Ф2 интервал = 0.
Так допустимо даже по всем даташитам, и мы тут тоже эту диаграмму обсуждали:
почему ГФ24 работает с частотой Ф/9, а популярные его заменители на мелкой логике работают с частотой Ф/8.

Приведенная выше диаграмма - от "Микро-80", а там как раз Ф1 и Ф2 сформированы без интервала между ними.

_________________
iLavr


06 Apr 2014 06:52
Profile
Doomed

Joined: 25 Aug 2009 07:02
Posts: 459
Location: Москва
Reply with quote
Post 
Lavr wrote:
Mixa64 wrote:
Неважно, как он стробируется внутри, а важно, какие требования по стабильности на шине данных относительно Ф1, Ф2 и заднего фронта DBIN.

Как раз важно.

Но эту важность интел выразил в параметрах tDS и tDH, которые мы можем измерить и соблюсти. А что внутри происходит - мы наблюдать не можем, можем только заморачиваться, но на практике снова обращаемся к тому, что можно посмотреть и измерить. В этом смысле неважно.


06 Apr 2014 14:14
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Post 
Ну ты загнул! :D Как так не можем? Можем!
Ф1 и Ф2 - снаружи, DBIN - тоже снаружи, а интел нам сказал, что внутри "в такте Т3 по спаду Ф1 при наличии сигнала DBIN производится занесение данных с шины данных во внутренний регистр команд или в приёмник данных".
Отсюда, если что не так - надо Ф2 чуть поддвинуть. В этом и заключалась пресловутая "проблема тактов" на заре i8080

_________________
iLavr


06 Apr 2014 14:26
Profile
Doomed

Joined: 25 Aug 2009 07:02
Posts: 459
Location: Москва
Reply with quote
Post 
Lavr wrote:
Ну ты загнул! :D Как так не можем? Можем!
Ф1 и Ф2 - снаружи, DBIN - тоже снаружи, а интел нам сказал, что внутри "в такте Т3 по спаду Ф1 при наличии сигнала DBIN производится занесение данных с шины данных во внутренний регистр команд или в приёмник данных".
Отсюда, если что не так - надо Ф2 чуть поддвинуть. В этом и заключалась пресловутая "проблема тактов" на заре i8080

Сдается мне, что интел не всю правду сказал. Или перевод неточный. Иначе не было бы спецификации по стабильности данных не только относительно спада Ф1, но и относительно нарастания Ф2, а в некоторых случаях даже относительно спада DBIN.


07 Apr 2014 07:02
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Post 
Ну так практика - критерий истины! И практический опыт коллеги newold86
говорит о том, что "сказанного Intell умному - достаточно..." 8)

А когда "кажется" или там "сдаётся", то методика совсем иная нужна... :D

Надо просто внимательно смотреть за что Ф1 и Ф2 отвечают - я же намекнул на это выше.
Все эти интервалы не самоцель ведь, а руководство к действию.

_________________
iLavr


07 Apr 2014 08:37
Profile
Doomed

Joined: 25 Aug 2009 07:02
Posts: 459
Location: Москва
Reply with quote
Post 
Lavr wrote:
Ну так практика - критерий истины! И практический опыт коллеги newold86
говорит о том, что "сказанного Intell умному - достаточно..." 8)

Хорошо, практика: данные рушатся через 40 нс после нарастания Ф2. Какое тайное знание про Ф1 и Ф2 говорит, что дальше нужно смотреть на DBIN?


07 Apr 2014 12:02
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Post 
Mixa64 wrote:
Какое тайное знание про Ф1 и Ф2 говорит, что дальше нужно смотреть на DBIN?

Твоё какое-то тайное знание... по мануалам Intell никаких тайн нет, есть привязки к фронтам и спадам Ф1 и Ф2.

Ты может "вольный каменьщик" какой, коли про какое-то "тайное знание" вопрошаешь?
Code:
В такте Т3 по спаду C1 при наличии сигнала READ и производится занесение данных
   с шины данных во внутренний регистр команд или в приёмник данных.
В такте Т3 по фронту C2 снимается активный сигнал чтения READ.

Отсюда:
Mixa64 wrote:
данные рушатся через 40 нс после нарастания Ф2.

Так и должно быть. Они держались 40 нс на задержках в ЗУ и емкостях шины после снятия активного сигнал чтения READ (он же DBIN).
Что здесь тайного-то? На мой взгляд - всё очевидно.

_________________
iLavr


07 Apr 2014 12:09
Profile
Doomed

Joined: 25 Aug 2009 07:02
Posts: 459
Location: Москва
Reply with quote
Post 
Я не совсем то имел в виду. Скажу по-другому. Вот сваял я нечто, смотрю двухлучевым одним каналом на Ф2, другим - на ШД, и вижу, что фронты на ШД начинаются через 40 нс после нарастания Ф2. Почему - ну сделано гипотетическое ЗУ таким образом на тот момент. Вопрос: что меня должно побудить переместить щуп с ШД на DBIN ? И как это связано со знаниями про внутреннюю кухню Ф1 и Ф2?


08 Apr 2014 04:02
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Lavr wrote:
Попалась мне тут ещё одна архитектура нашего любимого процессора,
которая меня очень... очень смутила. :-?
Нет... я конечно понимаю, что всяческие блок-схемы это различные уровни абстракции...
Но всё же...
И еще одна вот попалась (видимо, архитектура КР580ВМ80А неисчерпаема, как атом! :wink: ),
здесь схалтурили в области Аккумулятора, но зато показали, что в УУ есть Программируемая
логическая матрица
! :o Я думаю - для коллекции пусть здесь будет...
Attachment:
Структурная схема КР580ВМ80А.png
Структурная схема КР580ВМ80А.png [ 8.41 KiB | Viewed 12140 times ]

_________________
iLavr


23 Apr 2017 07:48
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 08:08
Posts: 7777
Location: Россия
Reply with quote
Post Re:
Lavr wrote:
Жульничество все эти блок-схемы!
На весь "изнюханный" вдоль и поперек i8080, я каких только блок схем не встречал... :-?
Lavr wrote:
У отечественного микропроцессора КР580ИК80А, К580ВМ80А был свой собственный
Главный конструктор: А.В.КОБЫЛИНСКИЙ

Ну для коллекции, я думаю, можно выложить и вариант от А.В.КОБЫЛИНСКОГО... :wink:
Attachment:
КР580ВМ80А.gif
КР580ВМ80А.gif [ 28.29 KiB | Viewed 6962 times ]

Взято из книги: Семейство ЭВМ «Электроника К1». А.В. Кобылинский и др.
Супротив популярного справочника под ред. Шахнова вариант более правдивый,
супротив схемы из отечественного "мануала" на КР580ВМ80А конечно же - упрощено...


И в качестве бонуса - учетная карточка А.В. Кобылинского... давно у меня лежит...
Attachment:
card_42370_79.jpg
card_42370_79.jpg [ 207.99 KiB | Viewed 6962 times ]

_________________
iLavr


02 Apr 2021 11:01
Profile
Display posts from previous:  Sort by  
Reply to topic   [ 90 posts ]  Go to page Previous  1, 2, 3, 4, 5, 6

Who is online

Users browsing this forum: No registered users and 9 guests


You cannot post new topics in this forum
You cannot reply to topics in this forum
You cannot edit your posts in this forum
You cannot delete your posts in this forum
You cannot post attachments in this forum

Search for:
Jump to:  
Powered by phpBB® Forum Software © phpBB Group
Designed by ST Software.