Отрезать - смысла не вижу: из Мано пытаемся только
вынуть схемотехнику
формирования адреса возврата без стека.
Я поэтому пристроился в тему Верилог/VHDL + 4004.
Так-то Мано - 16-разрядная машина с двумя 16-битными шинами, чем может он себе
жизнь и облегчил...
И я вижу, что
на словах и блок-схемах там всё понятно.
Но простая схема не
складывется как-то.
Насчёт исходника: есть только
эти две ссылки, которые я и привёл.
Ну можно попытаться вынуть схемотехнику из
CEDAR Logic Simulator, в котором Мано
вроде как тоже сделали.
Но в
CEDAR Logic Simulator элементы зело произвольно изображают, как я и говорил...
PS. Для людей, читающих невнимательно - я подчеркнул, что принцип
мне объяснять не надо, а я хочу увидеть конкретную схемотехнику.
Принцип и сам автор книги весьма понятно изложил.