nedoPC.org

Community of electronics hobbyists established in 2002

...
Atom Feed | View unanswered posts | View active topics It is currently 19 Jun 2018 10:02



Reply to topic  [ 55 posts ]  Go to page Previous  1, 2, 3, 4
КР1801ВМ1 
Author Message
Doomed

Joined: 26 May 2003 07:57
Posts: 623
Reply with quote
Post 
Lavr wrote:
Всё же на этом пути они больше подглядывали к PDP.. :lol:

Правильно подглядывали. И система команд на порядок лучше, и шина данных в два раза шире. Вот только не надо было передирать один-в-один. Совмещённая шина адреса/данных убивает нафиг всю производительность. Тут интел оказался молодцом. Надо было сделать проц с той же архитектурой, но с раздельной шиной. Программы работали бы не хуже, а вот производительность поднялась бы на порядок.

_________________
Страничка эмулятора наших компьютеров
http://bashkiria-2m.narod.ru/


29 Aug 2013 01:20
Profile WWW
Retired

Joined: 27 Mar 2013 05:55
Posts: 588
Location: 62.192.229.16
Reply with quote
Post 
У Intel 8080 чем то похоже на мультиплекс, по шине данных сначала слово состояния, а потом данные выплевываются. А в 8086 шины данных и адреса уже объединены.


29 Aug 2013 01:35
Profile
Doomed

Joined: 26 May 2003 07:57
Posts: 623
Reply with quote
Post 
vinxru wrote:
А в 8086 шины данных и адреса уже объединены.

Но уже в 80286 отказались от этого, что позволило поднять производительность при тех же тактовых частотах.

_________________
Страничка эмулятора наших компьютеров
http://bashkiria-2m.narod.ru/


29 Aug 2013 01:54
Profile WWW
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Post 
b2m wrote:
Lavr wrote:
Всё же на этом пути они больше подглядывали к PDP.. :lol:

Правильно подглядывали. И система команд на порядок лучше, и шина данных в два раза шире.
Вот только не надо было передирать один-в-один.

Нет, изюминки в PDP есть!.. Но ввод/вывод у неё мне представляется несколько надуманным
и тяжеловатым... :(

_________________
iLavr


29 Aug 2013 04:06
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Post 
b2m wrote:
vinxru wrote:
А в 8086 шины данных и адреса уже объединены.

Но уже в 80286 отказались от этого, что позволило поднять производительность при тех же тактовых частотах.

Да это у них была проблема DIP-40 при разработке 8086...
А как перешли на другие корпуса, от "мультиплексии" тут же и отказлись.

_________________
iLavr


29 Aug 2013 04:08
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Post 
b2m wrote:
Совмещённая шина адреса/данных убивает нафиг всю производительность. Тут интел оказался молодцом.

Я вот думаю, что если уж мы взялись драть у Интел - надо было делать сразу лучше Интел...

То есть не плодить К580ВМ80, так, что он и сейчас не кончается...
А быстрее сделать улучшенный - 580ВМ1...
Хотя.. после времени - это лишь ретро-мечты...

_________________
iLavr


29 Aug 2013 11:13
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Post 
Lavr wrote:
Случайность wrote:
Насчет проверки ВМ1 по типу ВМ80, увы она практически невозможна. Из за того что его регистры находятся в линейном адресном пространстве...

Ты имеешь в виду вот этот момент?
1801ВМx wrote:
Микропроцессор имеет некоторые рудименты микро-ЭВМ К1801ВЕ1, в частности, программируемый таймер (177706-177712) и регистры межпроцессорной связи (177700-177704)

Я подумал, что для процессора 1801ВМ1 тестовую схему с имитацией NOP также адаптировать можно:

Image
Смотреть

Поскольку в верхних адресах у него предполагаются порты, да и в принципе - верхние 8КБайт его
адресного пространства отдают под порты, то логично доработать схему тестирования узлом
сброса процессора по адресу 0E000H = 1110.0000.0000.0000b на инверсной шине 0001.1111.1111.1111b.
То есть, достаточно сделать сброс по трём старшим нулям на шине адреса.
После чего тест продолжится с нулевого адреса.

Элементы ИЛИ - DD7.3, DD7.4 отслеживают нули в разрядах А13-А15. Инвертор DD1.4 делает этот сигнал
активным логической "1".
После чего вентиль DD5.4 по этому сигналу при ACLO="1" открытым коллектором разряжает конденсатор С2,
чем и осуществляет сброс.
В остальном принцип работы схемы такой-же, как описано здесь. Значок "*" на схеме возле названий сигналов
означает "буферированный" или "умощненный".

Я добавил диод VD2 в цепь сброса, поскольку при подробном рассмотрении оказалось, что последовательность
подачи сигналов ACLO и DCLO в схеме из МПСС отличается от приведенной в справочнике.

---------------Image

ACLO и DCLO должны быть в "0" одновременно, а ACLO - должен перейти в "1" позже DCLO.
Несколько также беспокоит разрядка С2 открытым коллектором DD5.4. Но надеюсь, что процесс достаточно кратковремнный,
и выходной транзистор DD5.4 не пробьёт.

Если будут какие-либо замечания по существу - учту непременно, хотя, согласно имеющимся справочным данным, я и
постарался, по возможности, всё предусмотреть.

_________________
iLavr


24 Nov 2013 05:25
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Post 
Случайность wrote:
вот фото проца
Image
Проц 87 года. ... Кстати почему то на старых ВМ1 не перепилена перемычка
что соединяет крышечку с какой то ногой


Image

Вот эта полоска на процессорах в керамике меня озадачивала всегда...

Но, похоже, что с этим вопросом - я разобрался! Спасибо документации! :lol:

На торце процессора имеется технологическая площадка-вывод подложки. Нормальное напряжение на ней около -2В, замеренное прибором со входным сопротивлением 1МОм. Для получения максимального быстродействия (более 2млн оп/с) может потребоваться подключить между обшим проводом и этой плошадкой керамический конденсатор 47н.
Некоторые процессоры имеют заниженное значение отрицательного смещения на подложке (менее 1.5 В), что приводит к перегреву процессора на тактовых частотах выше 50%-75% от максимальной. Подключение конденсатора мeжду подложкой и общим проводом увеличивает смещение на подложке на 15-20%.

_________________
iLavr


28 Nov 2013 11:59
Profile
Doomed
User avatar

Joined: 05 Apr 2011 13:45
Posts: 478
Location: Великий Новгород
Reply with quote
Post 
так же рекомендуется ставить конденсатор между этой перемычкой и общим и в КМ1809РУ1

_________________
танцуй пока живешь под каплями огненного дождя...


30 Nov 2013 16:23
Profile
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 16598
Location: Colorado
Reply with quote
Post Re:
Shaos wrote:
Image

P.S. Материалы про 1801 процы (включая схемы БК-шек):
http://vak.ru/doku.php/proj/bk-fpga
http://vak.ru/doku.php/proj/bk/1801vm1
http://vak.ru/doku.php/proj/bk/1801vm-series
Судя по описанному там, некоторые выводы К1801ВМ1, обозванные на картинке "SP" имеют вполне конкретное назначение:
27 - это PA0
26 - это PA1
которые обозначают адрес процессора в системе (отсюда следует, что процессоров не может быть больше четырёх)
3 - это DMGI (вход одобрения захвата шины от предыдущего процессора - в LSI-11 используется тот же механизм)
6 - автор пишет, что назначение неизвестно (соединить с +5), однако я могу предположить, что это IAKI (по аналогии с DMGI это также вход одобрения от предыдущего проца, но прерывания - как в LSI-11).


Вот тут вроде есть 2-процессорный вариант подключения ВМ1 с программируемой логикой:

http://zx-pk.ru/threads/21192-eksperimentalnye-protsessornye-moduli-2kh1801vm1-i-1801vm2.html

P.S. ВМ2 схемка там тоже есть, правда однопроцессорная...

P.P.S. и ВМ3 схемка тоже есть, правда автор указывает на странные глюки у него, решаемые навешиванием конденсаториков на все AD...

_________________
:eugeek: https://twitter.com/Shaos1973


12 Jan 2018 21:09
Profile WWW
Display posts from previous:  Sort by  
Reply to topic   [ 55 posts ]  Go to page Previous  1, 2, 3, 4

Who is online

Users browsing this forum: No registered users and 1 guest


You cannot post new topics in this forum
You cannot reply to topics in this forum
You cannot edit your posts in this forum
You cannot delete your posts in this forum
You cannot post attachments in this forum

Search for:
Jump to:  
Powered by phpBB® Forum Software © phpBB Group
Designed by ST Software.