Author |
Message |
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Сделал "extraction" SPICE-модели из топологии микросхемы и посимулировал в ngspice, взяв модели nMOS и pMOS транзисторов с вебсайта MOSIS - работает Даже задержку симулирует, в отличие от LTSpiceIV - инвертор выполненный в 0.5 микрон даёт задержку порядка 0.1 нс и стабильно работает на частотах до 3 ГГц...
|
21 Jun 2015 16:49 |
|
|
petrenko
Doomed
Joined: 10 Mar 2012 16:21 Posts: 598 Location: РФ
|
А вот триггер на кристалле как выглядит ?
|
22 Jun 2015 03:15 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
|
22 Jun 2015 04:12 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Нарисовал свой NAND в соответствии с правилами "MOSIS Scalable CMOS" для 0.5 микрона (потратил полчаса): И посимулировал его через SPICE (ещё полчаса) путём подачи входного воздействия на оба входа: и на каждый по отдельности: а также подал синусоиду 1 ГГц и увидел, что задержка составляет порядка 0.2 нс: и ток при переходе через порог срабатывания составлял до 350 мкА:
|
22 Jun 2015 20:33 |
|
|
Odin P. Morgan
Senior
Joined: 23 Feb 2015 15:37 Posts: 151 Location: OMS
|
MOSIS вообще каким тех процессом располагают?
|
22 Jun 2015 22:15 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Всякими - вплоть до 28nm: https://www.mosis.com/products/fab-scheduleON Semiconductor 0.5um CMOS - самый дешёвый и беспроблемный...
|
23 Jun 2015 06:47 |
|
|
Odin P. Morgan
Senior
Joined: 23 Feb 2015 15:37 Posts: 151 Location: OMS
|
это цена за какой тех процесс, и собственно что они за такие деньги сварганят? (Собственно ты меня заинтересовал MOSIS, бо Ангстем запросил за пробный камешек ~2 000 000$)
|
23 Jun 2015 08:24 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
ну крутые чо MOSIS техпроцесс CMOS 0.5 микрон 2x2 кв.мм (кол-во ног до 56 если пады только по кромке кристалла расставлять) - 40 кристаллов сделают за шесть с половиной плюс упаковка в корпуса (сколько запрошу - от 0 до 40 можно упаковать - порядка полусотни за корпус) - максимум восемь с половиной получается (это только предварительная оценка от них - реальная цена может быть выше насколько я понял)
|
23 Jun 2015 08:29 |
|
|
Odin P. Morgan
Senior
Joined: 23 Feb 2015 15:37 Posts: 151 Location: OMS
|
Кстати я узнал, что Воронежский завод радиодеталей, приблизительно за эти же деньги сделают, и корпусируют. Правда о тех процессе ничего не известно, буду пытаться созваниваться.
|
24 Jun 2015 01:16 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
А между тем 40-ногий тестовый троичный чип почти готов к заказу через MOSIS P.S. Убрал явное упоминание цен в тексте - всё таки они эти цены не афишируют...
|
07 Jul 2015 08:12 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Месяц работы в свободное от основной работы время и троичный чип на 1000 транзисторов готов Всего потрачено примерно 80 часов (я специально аккуратно фиксировал время, чтобы знать за сколько можно нарисовать 40-ногий чип с нуля), т.е. если бы я занимался этим полный рабочий день, то сделал бы всё за 2 недели... Кроме троичного мультиплексора воткнул туда до кучи всяких разных троичных схем на попробовать - для себя и для кое-каких друзей, которые согласились разделить бремя оплаты производства тестового чипа
|
17 Jul 2015 18:35 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Как я и писал выше я уже вручную нарисовал в Magic дизайн на тыщу транзисторов (с хвостиком) - всё просимулировал и проверифицировал вдоль и поперёк - залил на мосис ещё в июле и теперь с нетерпением жду тэйпаута Короче расклад такой - я как-то вычислял, что для аналогичной двоичной схемы (с учётом количества состояний и скорректированного количества входов-выходов) транзисторов будет примерно в 2 раза меньше, нежели в троичной схеме, сделанной на CMOS (оно и понятно, т.к. один порог мы заменяем на два), НО если верить одной статье, то в среднем 70% площади кристалла уходит под соединения, 20% изоляцию и только 10% на транзисторы - т.е. имея в 2 раза больше транзисторов, но в log(3)/log(2)=1.585 меньше соединений, мы получаем 10%*2 + 20% + 70%/1.585 = 84.16% т.е. в этом смысле троичные CMOS-решения должны быть в среднем на 15.84% компактнее
|
03 Aug 2015 12:49 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Тэйпаут случился в начале августа: https://www.mosis.com/db/pubf/WEBREPORTS?REQUEST=RunReport&RUNID=V57XМосис выставил счёт и я уже накопил достаточно денег, чтобы его оплатить
|
20 Aug 2015 04:34 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Счёт мосиса оплачен - шестьсполовинойштукобаксов отправлены из моего банка в ихний банк
|
21 Aug 2015 12:22 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22703 Location: Silicon Valley
|
Через неделю чипы обещаются быть готовы P.S. Они немного подвинули ожидаемые даты - 22 сентября будет кремний и 30 сентября упаковка...
|
18 Sep 2015 09:39 |
|
|