Author |
Message |
Sergei Frolov
Novelist
Joined: 03 Oct 2001 17:00 Posts: 29 Location: Питер
|
Добрый день, Я все еще хочу сделать устройство для проверки ОЗУ на плате разных компьютеров путем надевания клипсы и проверки микросхемы ОЗУ с эталонной. Столкнулся с таким вопросом: как какие компьютеры определяют, когда данные в режиме чтения, считанные с микросхемы ОЗУ стали валидными? Суть проблемы такова: опускаются сигналы RAS, CAS, и через некоторое время на выходе микросхемы появляются данные. Вопрос: когда их считывать? Как я понял, Z80 используют такт Т2 для защелкивания данных с ОЗУ. В других компьютерах для защелкивания может использоваться подъем сигнала RAS. ОЗУ может быть быстрым и медленным. Аналогично циклы считывания могут быть быстрыми и медленными. На самой микросхеме сигналов тактирования нет. Что можно сделать: - поставить какой-нибудь одновибратор, чтобы через xxx ns после опускания RAS и CAS самостоятельно считывать данные с ОЗУ - или считывать по подъему RAS? Как на Z80 происходит подъем CAS и RAS? Одновременно или с задержкой? Как лучше сделать?
|
19 Aug 2016 04:34 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22599 Location: Silicon Valley
|
а RAS/CAS кто генерит? сам компьютер или твой девайс?
|
19 Aug 2016 07:03 |
|
|
Sergei Frolov
Novelist
Joined: 03 Oct 2001 17:00 Posts: 29 Location: Питер
|
Задумка такая: вешаю клипсу на ОЗУшку. На моей плате стоит две такие же ОЗУ. Одна сравнения, вторая для хранения признака - "1", если туда была произведена запись и "0", если нет. Система запускается два раза. В первый раз для очистки признаков записи, второй раз - для тестирования. Все сигналы RAS, CAS и другие снимаются с клипсы (генерит система)
|
19 Aug 2016 07:57 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
В общем-то по-разному, у привычных нам i8080 и Z80 - никак. Параметры памяти должны соответствовать диаграмме работы процессора, в противном случае стедует вводить такты ожидания по входу готовности. Я не помню точно про Z80, но у i8080 данные ОЗУ считаются истинными в самый последний момент перед снятием строба чтения DBIN - что вполне логично. Если не изменяет память - по спаду Ф1 - данные защелкиваются в процессор, по фронту Ф2 - снимается активный DBIN. Поэтому, кстати, Ф1 и Ф2 допускают между собой 0-вую задержку, но не допускают наложения спада на фронт. А вот как организовывать RAS и СAS - это больше относится к используемым ДОЗУ т.к. возможны несколько вариантов для каждого конкретного типа - надо справочник смотреть и диаграммы. P.S. Да, всё верно:
_________________ iLavr
|
19 Aug 2016 08:26 |
|
|
Sergei Frolov
Novelist
Joined: 03 Oct 2001 17:00 Posts: 29 Location: Питер
|
Да. Я склоняюсь к организации задержки после опускания CAS на время, скажем, в 150 нс. И через это время (либо по подъему RAS) считать, что прочитанные данные - верные.
|
19 Aug 2016 08:50 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Опять же - лучше свериться по справочнику о конкретном типе ИС ДОЗУ. Даже близкие всем РУ5(6) и РУ7 по справочным данным несколько разные. Так что без справочных данных я ни подтверить, ни опровергнуть Вашу идею не готов.
_________________ iLavr
|
19 Aug 2016 09:00 |
|
|
DimkaM
Maniac
Joined: 22 Jun 2005 04:35 Posts: 260 Location: МО Россия
|
Странное ТЗ какое то. Непонятно как будет тестится память, кто будет генерить сигналы? Твой тестер или девайс в котором память впаяна? И диаграммы надо смотреть не процессора, а драмы.
Проц может генерить по разному сигналы. В пентагоне на один ras - один cas. А в спекруме класическом на один ras два cas'а в видеопроце.
|
20 Aug 2016 06:54 |
|
|
Sergei Frolov
Novelist
Joined: 03 Oct 2001 17:00 Posts: 29 Location: Питер
|
В принципе, не важно, как генерируются сигналы CAS и RAS. Все три микросхемы будут их отрабатывать одинаково.
Вот примерная схема. На левую микросхему (на плате пользователя) вешается клипса. Дальше сигналы поступают на регистры для усиления и оттуда на две микросхемы памяти. В одной дублируется запись, вторая пишет "1" вместо данных для признака того, что в ячейку произведена запись. Кнопка "clear" на первый проход очищает признаки во второй ОЗУ. Логика смотрит, есть ли отличия данных тестируемой микросхемы и первой. В случае расхождения включает триггер и светодиод.
|
20 Aug 2016 07:20 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Не важно, в том случае, если они для всех трех микросхем генерируются априори правильно...
_________________ iLavr
|
20 Aug 2016 08:59 |
|
|
DimkaM
Maniac
Joined: 22 Jun 2005 04:35 Posts: 260 Location: МО Россия
|
регистр - значит задержка сигнала на один такт.
|
20 Aug 2016 10:38 |
|
|
Sergei Frolov
Novelist
Joined: 03 Oct 2001 17:00 Posts: 29 Location: Питер
|
|
20 Aug 2016 11:27 |
|
|
DimkaM
Maniac
Joined: 22 Jun 2005 04:35 Posts: 260 Location: МО Россия
|
Дык регистр же защелкивать надо чем то, клоком видимо
|
20 Aug 2016 11:48 |
|
|
Sergei Frolov
Novelist
Joined: 03 Oct 2001 17:00 Posts: 29 Location: Питер
|
Они не защелкиваются и работают в прозрачном режиме повторителя.
|
20 Aug 2016 12:03 |
|
|