Author |
Message |
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22574 Location: Silicon Valley
|
Да вроде понятно как избегать - не использовать команд типа MOV (PC), R0 Но тем не менее глюк есть
|
12 Feb 2018 19:55 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22574 Location: Silicon Valley
|
Посмотрел диаграммы из производственной документации - действительно при цикле записи на время выдачи адреса сигнал WTBT уходит в 0, однако при цикле "чтение-модификация-запись" - такое поведение отсутствует! Получается хоть заранее и можно понять, что будет цикл записи, однако цикл простого чтения от цикла "чтение-модификация-запись" заранее никак не отличить - значит прозрачному доступу в видеопамять это не поможет, т.к. мы не все записи можем предсказать
|
12 Feb 2018 19:56 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
В том-то и дело, что при соблюдении некоторых условий никакого глюка просто нет. Собственно поэтому процессор и выпустли в жизнь, иначе бы глюк и увидели, и устранили. А вот, кстати, да - я для этого и искал схемы, как они разруливают с доступом в видеопамять?
_________________ iLavr
|
13 Feb 2018 07:54 |
|
|
Mixa64
Doomed
Joined: 25 Aug 2009 07:02 Posts: 460 Location: Москва
|
Если речь про БКшку, то на схеме сразу увидите видеоконтроллер 1801ВП1-037, но с той схемы кроме квадратика ничего не увидите и ничего не поймете, поэтому вам сразу сюда. Там и схемное описание видеоконтроллера, и описание в HDL. Альтернатива - разыскать КР1801ВП1-037, они еще, возможно, кое-где остались, и поставить на стенд. Будет сразу видно все. Я в свое время так сам делал и людям советовал.
|
13 Feb 2018 09:15 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
На форуме http://bk0010.org/forum/?id=933&old всё же утверждают, что RPLY - входо-выход. Это и на нашем форуме где-то было, скорее всего в описаниях тех схем, на основе которых я и рисовал свою схему тестирования процессора. Но я не люблю такие вот развязки через резисторы, поэтому и зацепил на RPLY открытый коллектор с резистором к питанию.
_________________ iLavr
|
13 Feb 2018 11:15 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22574 Location: Silicon Valley
|
Может в ВМ1 действительно так, но ВМ2 - это ДРУГОЙ микропроцессор...
|
13 Feb 2018 14:00 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Как утверждают все официальные источники, не такой уж он и ДРУГОЙ микропроцессор... В документации что на тот, что на другой - полная каша. А так - просто родной "старший брат".
_________________ iLavr
|
14 Feb 2018 01:48 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22574 Location: Silicon Valley
|
ну "развитие" оно на то и развитие, чтобы развится в совершенно другую "кашу"
|
14 Feb 2018 02:00 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Но не вижу достойных причин изменить поведение RPLY в "другой каше". На то оно и "развитие", что подразумевается значительная совместимость. В большинстве отечественных справочников ВМ2 идет следом за ВМ1 и расписаны только отличия. Остальное - кивок на ВМ1. И, кстати, это пошло от разработчика - Дшхуняна.
_________________ iLavr
|
14 Feb 2018 02:09 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Я вот еще думаю, если я задействую на макетке статическую память типа UM61512AK-15 64K X 8 BIT В количестве двух штук, то в режиме USER 1801ВМ2 использует лишь 32 К слов из них обеих, но если подключить SEL как 16-й адресный сигнал, то оставшиеся 32 К слов можно будет использовать в режиме HALT ? Или надо будет еще чего-то намудрить в схемотехнике?
_________________ iLavr
|
15 Feb 2018 11:34 |
|
|
Mixa64
Doomed
Joined: 25 Aug 2009 07:02 Posts: 460 Location: Москва
|
В схемотехнике мудрить не надо. Схемотехника должна быть целесообразной. Но в данном случае заморочек к счастью не требуется. SEL это и есть дополнительная адресная линия, разделяющая пространства USER и HALT. У SEL есть еще одна функция, никак не интерферирующая с адресной и ухищрений не требующая. По совпадению активных DIN и SEL при старте процессора на шину данных считывается адрес вектора начального пуска. По этому адресу читаются начальные PC и PSW. И если SEL как адресная линия используется, то нужно учитывать, что читаются они из пространства HALT.
|
15 Feb 2018 13:05 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
А "Экономика - должна быть экономной." - помню... говорил такое один досужий болтун...
_________________ iLavr
|
15 Feb 2018 13:26 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22574 Location: Silicon Valley
|
Ну ты не забывай, что HALT при этом должен по какой-то программе бежать, т.е. ПЗУ тоже должно быть и там, и сям...
|
15 Feb 2018 18:32 |
|
|
Shaos
Admin
Joined: 08 Jan 2003 23:22 Posts: 22574 Location: Silicon Valley
|
Наконец-то начал городить свой "стэнд" для тестового запуска ВМ2
|
18 Feb 2018 21:57 |
|
|
Lavr
Supreme God
Joined: 21 Oct 2009 08:08 Posts: 7777 Location: Россия
|
Сверху-то симпатично,... а снизу что там у него?
_________________ iLavr
|
19 Feb 2018 10:00 |
|
|