SRAM3BBCTNAND.JPG [ 93.03 KiB | Viewed 9419 times ]
При записи трита в SRAM на шину выставляется трит в прямом трёхбитном ("трёхпроводном") одноединичном коде (3B BCT UnoUnary), а хранится и считывается трит в инверсном трёхбитном ("трёхпроводном") одноединичном коде (3B BCT InvertedUnoUnary).
Из-за двоичной ориентации микросхемы 74LS241, из восьми буферов микросхемы 74LS241 используются только шесть буферов, два буфера остаются не задействованными.
SRAM3BBCT3xNOR3.JPG [ 94.85 KiB | Viewed 9388 times ]
При записи трита в SRAM на шину выставляется трит в прямом трёхбитном одноединичном (UnoUnary) коде (3B BCT, "трёхпроводном"), затем код инвертируется тремя инверторами. Трит хранится и считывается в прямом трёхбитном одноединичном (UnoUnary) коде (3B BCT, "трёхпроводном").
В симуляторе Atanua высокоимпедансное (Hi-Z) состояние на входе обычного логического элемента считается как высокое ("1"), поэтому для применения 3xNOR3-SRAM в Atanua требуются три дополнительных инвертора, что не выгодно.
Из-за двоичной ориентации микросхемы 74LS241, из восьми буферов микросхемы 74LS241 используются только шесть буферов, два буфера остаются не задействованными.
Модуль троичной трёхбитной SRAM 3xNOR3 3x3Trit=9Trit с двумя однонаправленными шинами данных c тремя неивертирующими буферами с тристабильными выходами из микросхем 74LS241 (Octal Buffer with Noninverted Three-State Outputs).
Снимок модели модуля троичной трёхбитной SRAM 3xNOR3 3x3Trit=9Trit с двумя однонаправленными шинами данных c тремя неинвертирующими буферами с тристабильными выходами из микросхем 74LS241 (Octal Buffer with Noninverted Three-State Outputs) в симуляторе логических схем Atanua/Win32 1.0.08116 - Personal Edition:
Attachment:
TSRAM3xNOR3-3x3T.JPG [ 90.09 KiB | Viewed 9377 times ]
Троичные трёхбитные триггеры с автоматической установкой в 0 при включении служат для ввода тритов и к схеме собственно модуля троичной трёхбитной SRAM не относятся.
Код модели модуля троичной трёхбитной SRAM 3xNOR3 3x3Trit=9Trit с двумя однонаправленными шинами данных c тремя неинвертирующими буферами с тристабильными выходами из микросхем 74LS241 (Octal Buffer with Noninverted Three-State Outputs) в симуляторе логических схем Atanua/Win32 1.0.08116 - Personal Edition:
SRAM3xNAND3on74LS241bWR.JPG [ 84.96 KiB | Viewed 9364 times ]
Троичные триггеры и микросхема 74LS241 справа служат для ввода и вывода тритов и к схеме собственно однотритной троичной трёхбитной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) не относятся.
При записи трита в SRAM на шину выставляется трит в прямом трёхбитном ("трёхпроводном") одноединичном коде (3B BCT UnoUnary), а хранится и считывается трит в инверсном трёхбитном ("трёхпроводном") одноединичном коде (3B BCT InvertedUnoUnary).
Из-за двоичной ориентации микросхемы 74LS241, из восьми буферов микросхемы 74LS241 используются только шесть буферов, два буфера остаются не задействованными.
SRAM3BBCT1TritNORbWR.JPG [ 79.02 KiB | Viewed 9344 times ]
Троичные триггеры справа служат для ввода тритов и к схеме собственно троичной трёхбитной однотритной SRAM 3xNOR3 (3x3inNOR, 3x3ИЛИ-НЕ) не относятся.
Время записи трита равно: 1*dt (время одновременного открывания двух тристабильных ключей) + 2*dt (время переключения троичного трёхбитного триггера 3xNOR3) = 3*dt, где dt - время задержки в одном типовом логическом элементе.
SRAM3BBCT1TritNANDbWR.JPG [ 78.91 KiB | Viewed 9338 times ]
Троичные триггеры справа служат для ввода тритов и к схеме собственно троичной трёхбитной однотритной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) не относятся.
Время записи трита равно: 1*dt (время одновременного открывания двух тристабильных ключей) + 2*dt (время переключения троичного трёхбитного триггера 3xNAND3) = 3*dt, где dt - время задержки в одном типовом логическом элементе.
Время чтения трита равно: 1*dt (время одновременного открывания двух тристабильных ключей) + 2*dt (время переключения троичного трёхбитного триггера 3xNOR3) = 3*dt, где dt - время задержки в одном типовом логическом элементе.
Пока "дядя" "TernarySystem" паяет "повторители константы" для "обработки каналов 0, 1 и 2" ознакомим читателей с троичным трёхбитным унарным (однооперандным, одноаргументным) АЛУ на трёх мультиплексорах (MUX0, MUX1 и MUX2), которое выполняет любую из 27-ми троичных унарных функций.
Ternary1-TritALU.JPG [ 94.64 KiB | Viewed 9322 times ]
Номер (nnn) любой из 27-ми троичных унарных функций FT1Nnnn(x) записывается в троичном виде (nnn), в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде в трёхтритный регистр RG1, затем на вход АЛУ подаётся входной трит в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде, результат действия троичной унарной функции FT1Nnnn(x) получается на выходе в троичном трёхбитном одноединичном (3B BCT UnoUnary) коде, в несимметричном (0,1,2) и в симметричном (-1,0,+1) виде.
Пока "дядя" "TernarySystem" паяет "повторители константы" для "обработки каналов 0, 1 и 2" ознакомим читателей с троичным трёхбитным унарным (однооперандным, одноаргументным) АЛУ на трёх мультиплексорах (MUX0, MUX1 и MUX2), которое выполняет любую из BCT UnoUnary) коде, в несимметричном (0,1,2) и в симметричном (-1,0,+1) виде.
Писателю: Я наверное Вам подарю паяльник уважаемый AndrejKulikov, а то вижу Вы с завистью смотрите как TernarySystem паяет - я же Вам говорил слазьте с симулятора а то уже раздвоение личности у Вас проскакивает, или Вас уже двое? (заметьте не я это написал - это Вы ) нужно не: ознакомим а ознакомлю
С уважением "дядя" "TernarySystem"
08 Dec 2018 11:29
AndrejKulikov
Banned
Joined: 07 Mar 2018 23:17 Posts: 315 Location: Россия, Москва
Ternary1-TritALUcs.JPG [ 88.59 KiB | Viewed 9610 times ]
Номер (nnn) любой из 27-ми троичных унарных функций FT1Nnnn(x) записывается в троичном виде (nnn), в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде в трёхтритный регистр RG1, затем на вход АЛУ подаётся входной трит в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде, результат действия троичной унарной функции FT1Nnnn(x) получается на выходе в троичном трёхбитном одноединичном (3B BCT UnoUnary) коде, в несимметричном (0,1,2) и в симметричном (-1,0,+1) виде.
Номер (nnn) любой из 27-ми троичных унарных функций FT1Nnnn(x) записывается в троичном виде (nnn), в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде в трёхтритный регистр RG1, затем на вход АЛУ подаётся входной трит в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде, результат действия троичной унарной функции FT1Nnnn(x) получается на выходе в троичном трёхбитном одноединичном (3B BCT UnoUnary) коде, в несимметричном (0,1,2) и в симметричном (-1,0,+1) виде.
Путём графических преобразований (графические преобразования удобно делать в Atanua) мультиплексор, без изменения логических элементов и связей, преобразуется в неполный дешифратор-шифратор, т.е. мультиплексор и эквивалентный ему неполный дешифратор-шифратор являются двумя разными графическими представлениями (начертаниями, изображениями) одной и той же тетрарной (четырёхоперандной, четырёхаргументной) троичной логической функции, из 3^(3^4)=3^81≈4,43e+38 простейших тетрарных троичных логических функций, что всего на два порядка (всего в 100 раз) меньше большого радиусного числа Дирака (отношение радиуса видимой Вселенной к электронному радиусу), равного NDR=RU/r0=4,385303*10^(40).
TernaryALU3B1TritDecoder.JPG [ 99.69 KiB | Viewed 9587 times ]
Троичные трёхбитные триггеры с автоматической установкой в 0 при включении на входе АЛУ служат для ввода тритов и частью собственно схемы троичного трёхбитного однотритного АЛУ не являются.
Номер (nnn) любой из 27-ми троичных унарных функций FT1Nnnn(x) в троичном виде (nnn), в несимметричном (0,1,2) или в симметричном (-1,0,+1) коде, записывается в трёхтритный регистр RG1, затем на вход x АЛУ подаётся входной трит в несимметричном (0,1,2) или в симметричном (-1,0,+1) коде, результат действия троичной унарной функции FT1Nnnn(x) получается на выходе в троичных трёхбитных одноединичных (3B BCT UnoUnary) несимметричном (0,1,2) и в симметричном (-1,0,+1) кодах.
Время выполнения любой из 27-ми унарных (одновходовых, однооперандных, одноаргументных) троичных функций равно 2*dt, где dt - время задержки в одном типовом логическом элементе.
АЛУ является одной из 3^(3^11)=3^177147=10^(177147ln3/ln10)≈10^84520 (очень много, на много порядков больше всех вместе взятых больших чисел Дирака) одинадцатиарных (одинадцатиоперандных, одинадцатиаргументных) простейших троичных логических функций.
TernaryALU3B2TritDecoder.JPG [ 116.28 KiB | Viewed 9565 times ]
Троичные трёхбитные триггеры с автоматической установкой в 0 при включении на входе АЛУ служат для ввода тритов и частью собственно схемы троичного трёхбитного однотритного АЛУ не являются.
Номер (nnnnnnnnn) любой из 19683-х бинарных (двухаргументных, двухоперандных) троичных функций FT2Nnnnnnnnnn(x,y) в троичном виде (nnnnnnnnn) в несимметричном (0,1,2) или в симметричном (-1,0,+1) коде, записывается в девятитритный регистр RG1, затем на входы x и y АЛУ подаются входные триты x и y в несимметричном (0,1,2) или в симметричном (-1,0,+1) коде, результат действия бинарной троичной функции FT2Nnnnnnnnnn(x,y) получается на выходе АЛУ в троичных трёхбитных одноединичных (3B BCT UnoUnary) несимметричном (0,1,2) и в симметричном (-1,0,+1) кодах.
Например, код бинарной (двухаргументной, двухоперандной) троичной логической функции "бинарное (двухаргументное, двухоперандное) троичное сложение по модулю 3" (FT2N822910(x,y)) в троичном несимметричном коде равен 822910=1020212103. Запишем нулевой справа разряд кода, равный 0, в нулевой триггер регистра RG1, первый справа разряд кода, равный 1, в первый триггер регистра RG1, второй справа разряд кода, равный 2, во второй триггер регистра RG1 и так далее до восьмого разряда. Затем в триггеры x и y вводим триты значений аргументов x и y и на выходе АЛУ получаем трит результата действия бинарной (двухаргументной, двухоперандной) троичной логической функции FT2N8229(x,y).
Читателям: Следует отметить, что в троичной трёхбитной одноединичной (3-Bit BinaryCodedTernary UnoUnary, 3B BCT UU) физической системе троичных логических элементов троичная унарная функция FT1N21 (YES, ДА, Повторитель) намного проще, надёжнее и дешевле и состоит всего из трёх проводников. Каких либо полупроводников, резисторов, конденсаторов или других радиоэлектронных деталей при этом не требуется. Для буферов, усилителей-передатчиков, усилителей-приёмников, линий задержек и др. можно применить второй вариант с двумя инверторами в каждой линии. Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Users browsing this forum: No registered users and 11 guests
You cannot post new topics in this forum You cannot reply to topics in this forum You cannot edit your posts in this forum You cannot delete your posts in this forum You cannot post attachments in this forum