ну ничего себе поскромнее.ты себе льстишь. Подсмотреть не значит -портировать полностью да и не KDE и не Postgres портировать.
Трабл пока из -за невнимательности. С кабелем прошивки и отладки.
Фирмовый RS 232 стоит 1700р, конечно можно для ускорения процесса и девборду купить кабель вроде в комплекте,
но это не наш метод.
для Z8 Encore используеться 1 pin DBG
http://www.zilog.com/docs/z8encore/devtools/um0162.pdf
Через преобразователь уровней RD TD заводяться на этот pin.
в eZ80 используються 2 pina
из даташита
TCK JTAG Test Clock Input JTAG and ZDI clock input.
TDI JTAG Test Data In Bidirectional JTAG data input pin. Functions as ZDI
data I/O pin when JTAG is disabled
TDI I/O это и есть " DBG"
http://www.zilog.com/docs/ez80acclaim/appnotes/tn0035.pdf
а вот что высупает "TCK ZDI clock input " и RESET со стороны RS-232
?
В даташите на ez80f91 стр 232 есть таблица соответствий тактовой конотроллера
и ZDI интерфейса 50Мц -8Mц (тактовую задаем при создании прожекта в IDE)
http://www.zilog.com/docs/ez80acclaim/ps0192.pdf
так же указно для активации ZDI обратится к разделу
OCI Activation стр 258.
OCI features clock initialization circuitry so that external debug hardware is detected dur-
ing power-up. The external debugger must drive the OCI clock pin (TCK) Low at least
two system clock cycles prior to the end of the RESET to activate the OCI block. If TCK
is High at the end of the RESET, the OCI block shuts down so that it does not draw power
in normal product operation. When the OCI is shut down, ZDI is enabled directly and is
accessed via the clock (TCK) and data (TDI) pins.
т.е
что бы активировать ZDI нужно при резете держать на TCK высокий уровень.
мое предполагает что это сигналы ТСK( DCD) и RESET (DSR
,DTR) RS-232 и VCC заводиться на разьем дебаг коннектра .Поможите плиз разобраться.
Debug con. RS-232
1 -VCC "so that external debug hardware is detected dur-ing power-up"
2- RESET -?
3- GND
4 -TCK(ZCL) -?
5- GND
6 -TDI (ZDA) -RD TD
Схему кабеля не нашел.