PC на Z80!

Микропроцессоры и микроконтроллеры от фирмы Zilog, а также компьютеры на них построенные

Moderator: Shaos

User avatar
MC68k
Retired
Posts: 1328
Joined: 25 Jul 2011 00:14
Location: WWW

Post by MC68k »

а чем EX (SP),IX не чтение/запись памяти?

ну и это, судя по предыдущему посту, чувство юмора развивать надо, ага.
Top
User avatar
Lavr
Supreme God
Posts: 16710
Joined: 21 Oct 2009 08:08
Location: Россия

Post by Lavr »

He3HauKo wrote:И так ближе к делу, просмотрев топик "NedoPC-580-M" стало интересно а можно ли соединить два Z80 так чтобы они были равноправны и работали с одним ОЗУ.
Жаль автор топика куда то пропал, интересная затея у него была :(
А что-то Вы "просмотрели топик "NedoPC-580-M", а "пожаловаться" решили в ветке "ZILOG"... :o
А я вот смотрю - там оживление наметилось! :lol:

Я сам хочу, к примеру, "соединить два 580ВМ80 так чтобы они были равноправны и работали с одним ОЗУ"
и имели возможность разделять задачу.

Поэтому топику "NedoPC-580-M" пытался пару раз придать ускорение...
Если есть идеи - просим! То что "автор топика куда то пропал" - не повод похоронить саму затею! :wink:
Топик-то начат 18 Авг 2004 г.... за прошедшие 8 лет автор постарел и обзавёлся детьми... (может быть)... :lol:
iLavr
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

извините может я не разделяю вашего юмора, но я поставил конкретный вопрос!!!!
Уважаемый Lavr ни каких жалоб, только интерес, просто в той веки обсуждается ВМ80 работающий приблизительно на 4 мгц, на такой синхро я не вижу проблем задействовать 2 проца, даже по схеме MC68k, а вот если процы будут работать на частоте свыше 20 мгц, как тогда разделять доступ к памяти, с помощю "ТУПЫХ" ВАЙТОВ?????
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

Да действительно, но я все таки о Z80, помогите доками!
Top
User avatar
Lavr
Supreme God
Posts: 16710
Joined: 21 Oct 2009 08:08
Location: Россия

Post by Lavr »

Где-то были ссылки на доки на форуме... мне лично их искать лень... :-?

Может, Хардыч придёт и он скажет... раз уж вы так конкретно в лоб "поставили вопрос"... :wink:
iLavr
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

Не зачем тревожить лень, пусть отдыхает :wink:
Думаю проще собрать вот эту схемку и посмотреть, чего там и как!?
Image
Top
User avatar
HardWareMan
Banned
Posts: 2139
Joined: 20 Mar 2005 13:41
Location: От туда

Post by HardWareMan »

Где и что вы собираетесь смотреть с помощью этой схемы?
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

Где и что вы собираетесь смотреть с помощью этой схемы?
Ну не вся схема, имелось виду загрузка кода в ОЗУ через ЛПТ порт, и запуск, так сказать ручной тактовкой, и просмотра состояния выводов :wink:
Top
User avatar
MC68k
Retired
Posts: 1328
Joined: 25 Jul 2011 00:14
Location: WWW

Post by MC68k »

HardWareMan wrote:Где и что вы собираетесь смотреть с помощью этой схемы?
мне вот тут подумалось, а не получится использовать хитрым способом счетчик рефреша для заполнения ОЗУ. переключатели-то уже есть.
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

почему бы и нет! :-?
Top
User avatar
Lavr
Supreme God
Posts: 16710
Joined: 21 Oct 2009 08:08
Location: Россия

Post by Lavr »

He3HauKo wrote:...вот где бы посмотреть временные диаграммы команд, которые занимают 2 - 5 машинных циклопов...
Вот это не то, что Вам надо?
iLavr
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

Спасибо за труд Lavr, но эта книжка у меня присутствует в печатном виде, и как рас из нее я черпал познания.

В этой книге на странице 55 есть таблица "Очередность выполнения по циклам"
К примеру:

Code: Select all

LD r1,r2
- из таблицы видно выполнения действие OCR(4) за 1 цикл (М1). Здесь все ясно описание этого цикла есть.

Code: Select all

LD r,(ii+d)
- здесь в 3-ом цикле действие IOP(5), "Internal CPU Operation" - внутренние операции ЦП, выходные сигналы управления не активны. То есть ЦП 5 тактов не обращается к шинам, а после делает регенерацию. :o
Top
User avatar
Lavr
Supreme God
Posts: 16710
Joined: 21 Oct 2009 08:08
Location: Россия

Post by Lavr »

He3HauKo wrote:Спасибо за труд Lavr, но эта книжка у меня присутствует в печатном виде...
Не стоит благодарности... ссылка доступная - давно у меня была...

Может статься, что Вы так и не соберётесь вышеуказанные схемы собирать... :wink:
Так хоть книжку в памяти освежите... :lol:

А может Вам и не собирать? Вот есть симулятор с процессором Z80:

Image
Источник: CEDAR Logic Simulator Free Science & Engineering software

За один вечерочек - удовлетворите всё своё любопытство и живые "временные
диаграммы команд, которые занимают 2 - 5 машинных циклопов" посмотрите...
iLavr
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

Спасибо!
Шас опробуем!



Так опробовал, программа так себе в хозяйстве пригодится, а вот в Z80 не реализован сигнал регенерации, так что посмотреть на диаграммы не выйдет :cry:



Я тут полистал, поразмыслил, не так уж много непонятно как казалось на первый взгляд.
Только операция IOP не описана да и то понятно, только один вопрос.
Регенерация происходит в конце каждого цикла или только в конце цикла М1?
Top
User avatar
He3HauKo
Senior
Posts: 176
Joined: 09 Aug 2012 11:20
Location: 95.135.174.189

Post by He3HauKo »

Родилась идея о параллельной работе двух ЦП с одним ОЗУ, Использовать кеширование команд для обеих ЦП.
Но через косвенную адресацию и условный переход тут же умерла :cry:

Как бы схитрить с этими командами!?

Code: Select all

 LD A,(HL); LD (HL),A

Code: Select all

CALL Z,nn; JP NZ,nn; DJNZ e
Top

Return to “ZILOG”