Момент считывания из ОЗУ?

[Sergei Frolov]

Добрый день,

Я все еще хочу сделать устройство для проверки ОЗУ на плате разных компьютеров путем надевания клипсы и проверки микросхемы ОЗУ с эталонной.

Столкнулся с таким вопросом: как какие компьютеры определяют, когда данные в режиме чтения, считанные с микросхемы ОЗУ стали валидными?



Суть проблемы такова: опускаются сигналы RAS, CAS, и через некоторое время на выходе микросхемы появляются данные. Вопрос: когда их считывать?

Как я понял, Z80 используют такт Т2 для защелкивания данных с ОЗУ. В других компьютерах для защелкивания может использоваться подъем сигнала RAS.
ОЗУ может быть быстрым и медленным. Аналогично циклы считывания могут быть быстрыми и медленными.
На самой микросхеме сигналов тактирования нет.

Что можно сделать:
- поставить какой-нибудь одновибратор, чтобы через xxx ns после опускания RAS и CAS самостоятельно считывать данные с ОЗУ
- или считывать по подъему RAS?

Как на Z80 происходит подъем CAS и RAS? Одновременно или с задержкой?

Как лучше сделать?

[Shaos]

а RAS/CAS кто генерит? сам компьютер или твой девайс?

[Sergei Frolov]

а RAS/CAS кто генерит? сам компьютер или твой девайс?

Задумка такая: вешаю клипсу на ОЗУшку. На моей плате стоит две такие же ОЗУ. Одна сравнения, вторая для хранения признака - "1", если туда была произведена запись и "0", если нет. Система запускается два раза. В первый раз для очистки признаков записи, второй раз - для тестирования.
Все сигналы RAS, CAS и другие снимаются с клипсы (генерит система)

[Lavr]

как какие компьютеры определяют, когда данные в режиме чтения, считанные с микросхемы ОЗУ стали валидными?

В общем-то по-разному, у привычных нам i8080 и Z80 - никак. Параметры памяти должны соответствовать
диаграмме работы процессора, в противном случае стедует вводить такты ожидания по входу готовности.

Как я понял, Z80 используют такт Т2 для защелкивания данных с ОЗУ. В других компьютерах для защелкивания может использоваться подъем сигнала RAS.

Я не помню точно про Z80, но у i8080 данные ОЗУ считаются истинными в самый последний момент
перед снятием строба чтения DBIN - что вполне логично.
Если не изменяет память - по спаду Ф1 - данные защелкиваются в процессор, по фронту Ф2 - снимается активный DBIN.
Поэтому, кстати, Ф1 и Ф2 допускают между собой 0-вую задержку, но не допускают наложения спада на фронт.

А вот как организовывать RAS и СAS - это больше относится к используемым ДОЗУ т.к. возможны
несколько вариантов для каждого конкретного типа - надо справочник смотреть и диаграммы.

P.S. Да, всё верно:

В такте Т3 по спаду C1 при наличии сигнала READ и производится занесение данных
с шины данных во внутренний регистр команд или в приёмник данных.
В такте Т3 по фронту C2 снимается активный сигнал чтения READ.

[Sergei Frolov]

Параметры памяти должны соответствовать
диаграмме работы процессора, в противном случае следует вводить такты ожидания по входу готовности.

Да. Я склоняюсь к организации задержки после опускания CAS на время, скажем, в 150 нс. И через это время (либо по подъему RAS) считать, что прочитанные данные - верные.

[Lavr]

Я склоняюсь к организации задержки после опускания CAS на время, скажем, в 150 нс. И через это время (либо по подъему RAS) считать, что прочитанные данные - верные.

Опять же - лучше свериться по справочнику о конкретном типе ИС ДОЗУ.
Даже близкие всем РУ5(6) и РУ7 по справочным данным несколько разные.
Так что без справочных данных я ни подтверить, ни опровергнуть Вашу идею не готов.

[DimkaM]

Странное ТЗ какое то.
Непонятно как будет тестится память, кто будет генерить сигналы? Твой тестер или девайс в котором память впаяна?
И диаграммы надо смотреть не процессора, а драмы.

Проц может генерить по разному сигналы. В пентагоне на один ras - один cas.
А в спекруме класическом на один ras два cas'а в видеопроце.

[Sergei Frolov]

В принципе, не важно, как генерируются сигналы CAS и RAS. Все три микросхемы будут их отрабатывать одинаково.

Вот примерная схема. На левую микросхему (на плате пользователя) вешается клипса. Дальше сигналы поступают на регистры для усиления и оттуда на две микросхемы памяти. В одной дублируется запись, вторая пишет "1" вместо данных для признака того, что в ячейку произведена запись. Кнопка "clear" на первый проход очищает признаки во второй ОЗУ.
Логика смотрит, есть ли отличия данных тестируемой микросхемы и первой. В случае расхождения включает триггер и светодиод.

[Lavr]

В принципе, не важно, как генерируются сигналы CAS и RAS. Все три микросхемы будут их отрабатывать одинаково.

Не важно, в том случае, если они для всех трех микросхем генерируются априори правильно...

[DimkaM]

Дальше сигналы поступают на регистры для усиления

регистр - значит задержка сигнала на один такт.

[Sergei Frolov]

регистр - значит задержка сигнала на один такт.

Это с чего это?

[DimkaM]

Дык регистр же защелкивать надо чем то, клоком видимо

[Sergei Frolov]

Дык регистр же защелкивать надо чем то, клоком видимо

Они не защелкиваются и работают в прозрачном режиме повторителя.