J.Clark Scott CPU

[Lavr]

Я просмотрел внимательно всё, что касалось схемотехники устройства, ...

Ну и пока я просматривал по книге, что автор запихал в свои коробочки по блок-схеме, я сам рисунок
почистил, чтобы он более легко читался.

Поэтому выкладываю эту блок-схему в более приемлемом варианте, если вдруг проект кого-либо заинтересует:

 БЛОК-СХЕМА J.Clark Scott COMPUTER

J_Clark_Scott_CPU.PNG

Если делать этот проект на мелкой логике, сразу следует учесть некоторые детали: автор для простоты ввёл
соглашение, что активный управляющий сигнал везде - лог."1".

В реальных условиях это не всегда так. Дешифраторы обычно по выходам выдают активный лог."0".
Stepper тоже лучше выполнить по схеме "счётчик до 8" + "дешифратор 3 в 8". Тогда совпадение лог."0"
дешифраторов лучше отслеживать элементами "ИЛИ", а многовходовые "ИЛИ" по схеме, которых по жизни
просто нет, заменить многовходовыми "И-НЕ"...

В общем, много тут упражнений по схемотехнике, если решиться воплотить эту затею в жизнь...

P.S. И всё, что вешается выходами на шину, должно иметь тристабильный выход!

[Lavr]

Поэтому совет ставить на шину именно с 3-м состоянием в недо-процессоры как-то не комильфо.
С открытым коллектором во многих аспектах даже предпочтительней.

Если ставить на шину то, что написал автор книги, так схема в принципе будет неработоспособна!
А ветка называется всё же "Подборка процессоров на россыпухе", а не "Подборка процессоров на
древней россыпухе", поэтому я поправил автора минимально-безболезненно, для тех, кто
захочет хотя бы в Proteus поиграть в это сказочное сочинение...

Хотя, как популяризатор для гуманитариев автор пишет весьма хорошо, но несколько перегибает с популяризацией...

[Lavr]

почему Вы решили, что это не полная схема ?

Потому что я знаю, как выглядит полная схема.

Я не вижу возможности в этой схеме выставить 16-ти разрядный адрес (за 2 раза, а 256 адресов как-то маловато), а Вы видите ?

А здесь такой возможности, судя по всему, и нет.
Это что-то такое демонстрационно-учебное, насколько я вижу...

В общем, поскольку нас тогда это поделие от J.ClarkScott заинтересовало, я решил сделать его модель
в Proteus, поддержав основные здравые мысли автора, и добавив мои собственные наработки на эту тему.

Закончил я этот вариант 22 ‎ноября ‎2022 ‎г., то есть ещё в прошлом году, и собирался окончательно выложить
сюда весь проект, но с каким-либо LCD-индикатором и вменяемой программой в этой системе команд.
Но смотрю я, текущая моя работа мне закончить этот последний порыв никак не даёт и, похоже, в обозримом
будущем так и не даст...

Поэтому - вот схема проекта как есть на сегодняшний день:

 ПРОЦЕССОР ПО МОТИВАМ J.Clark-Scott_CPU

8_JCS_CPU_F5.png

А в архиве - система команд под этот процессор.

8_JCS_CPU_F5.zip

Я расширил шину адреса до 12 бит, так что с памятью всё не так уныло, как затеял J.ClarkScott,
и мне самому хотелось попробовать сконструировать процессор на рассыпухе именно
с жесткой логикой без микропрограммного управления посредством ПЗУ микрокоманд.

[Lavr]

6. система команд - должна обеспечивать хотя бы эффективное и вменяемое написание программы (записываемой в ПЗУ) типа "монитор", которая позволяла работать (а не играться) с компьютером, как минимум - открывать и записывать в ячейки памяти, запускать программу с нужного адреса, закачивать через терминальный порт программы.

Ну мне так показалось, что я реализовал весьма неплохую систему команд по сравнению с тем,
что было в оригинале.
В качестве компилятора использовал FASM:

flat assembler version 1.69.03
usage: fasm <source> [output]
optional settings:
-m <limit> set the limit in kilobytes for the available memory
-p <limit> set the maximum allowed number of passes
-s <file> dump symbolic information for debugging

Я надеялся, что в декабре напрограммирую что-либо интересное, но меня добровольно-принудительно
припрягли на курсы повышения квалификации по ГО, без отрыва от работы, и закончил я их только
28 декабря... Не случилось попрограммировать на собственном процессоре.

[Lavr]

....вот эта коробочка, названная автором "stepper" ("шаговик" ) у меня сомнений практически не вызывала:

Я бы впихнул туда счетчик со сбросом и дешифратор, как чаще всего и делают.

Я, собственно, именно так и сделал:

stepper.png

Такты формировались вот так:

z_clock.png

АЛУ по структуре близко к тому, что нарисовал автор затеи:

z_alu.png

Хотя что-то я изменил в угоду собственным хотелкам...

[Lavr]

Ну и 12-разрядный программный счётчик до кучи:

pcounter.png

А также FASM, расточенный под систему команд этого процессора (8080 в архиве - как образец).

FASM12.zip

[Lavr]

Уважаемые коллеги! Помогите нашему коллеге ra3qdp определиться с интересующими его вопросами!

viewtopic.php?p=170072#p170072

[ra3qdp]

"Я расширил шину адреса до 12 бит, так что с памятью всё не так уныло, как затеял J.ClarkScott"
радикально было бы ввести в систему команд farjmp (длинный джамп) 16 разрядов и передавать его по шине за 2 раза по 8.