nedoPC.org

вот думаю, есть же режим cas-before-ras у многих микрух и вот у m514256 есть, но как его реализовать "универсально" чтоб схема работала в 99% случаев где применялась память типа 4164... или 4116 (ну в ретро компах короче)

по идее эта память в 2 раза более быстрая потому какая нибудь схема с задержками на rc цепочке которая срабатывала бы по фронту /RAS могла бы сначала опустить /CAS подождать минимальное время потом опустить /RAS подождать и поднять оба сигнала назад и все это до того момента когда оригинальная схема сгенерирует следующий цикл обращения в память (ну там как в ZX с общей памятью просто 3.5mhz сигнал и есть /RAS)

Если Z80, так у него вообще есть готовый сигнал /RFSH , его и использовать как переключатель прямого и задержанного между собой. /MREQ запускает формирователь прямого и задержанного, /RFSH меняет их местами.
Если что-то другое, то про универсальное говорить сложно. Может быть что-то вроде такого, в конце цикла CAS не снимать, и при нем активном перещелкнуть RAS. Есть вероятность, что микруха поймет, что от нее требуется Но - проверять надо, и паузу между RAS не уменьшить, эта фаза precharge называется, и всегда нужно, чтобы она полноценно завершилась. Другое дело, что регенерирующий RAS может быть короче.
Pre-refresh вместо post-refresh - ну хз, как-то не очень на мой взгляд, особенно в свете требования соблюсти время pre-charge.

Можно поподробнее в этих нюансах?

Правильно ли я понимаю, что разработчик берёт ответственность на себя в плане соблюдения справочных периодов регенерации? То есть, можно быстренько верно считать данные, но не оставить интервала на регенерацию?
Если это так, то у меня имелись некоторые соображения на эту тему (как это), где нужно визуализировать осыпание зарядов в памяти для оценки качества микросхем ДОЗУ и их устойчивости к внешним факторам.
(Раньше же спиливали защитное окошечко для режима работы как фотоматрица.)

Где подробнее можно почитать именно про теорию, а не сухие справочные рекомендации?

Там о другом речь шла, об особенности работы усилителя считывания. Для надежного детектирования состояния (следующей) ячейки нужно, чтобы шины по обеим сторонам усилителя приняли определенный потенциал после того, как имели потенциал, соответствующий считанному (только что) логическому состоянию ячейки. При активном RAS триггер усилителя удерживается в состоянии считанного бита. Для приготовления его к чтению другого бита нужно выдержать интервал между RAS, во время которого (интервала) шины приобретают "подготовительный" потенциал.