nedoPC.org

Community of electronics hobbyists established in 2002

...
Atom Feed | View unanswered posts | View active topics It is currently 13 Dec 2018 15:04



Reply to topic  [ 170 posts ]  Go to page Previous  1 ... 8, 9, 10, 11, 12  Next
Трёхпроводная троичка 
Author Message
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
TernarySystem wrote:
Троичная система может иметь 6 кодировок по аналогии с двоичной системой в которой:
первая кодировка Х = (0, 1) и вторая её инверсия ⌐Х = (1, 0)
(0, 1, 2) = Х;
(0, 2, 1) = Х,⌐Х,⌐⌐Х;
(1, 0, 2) = ⌐Х,⌐⌐Х,Х;
(1, 2, 0) = ⌐Х;
(2, 0, 1) = ⌐⌐Х;
(2, 1, 0) = ⌐⌐Х,Х,⌐Х.
Реализация и выбор которых зависит от типа проводимости электронных ключей и полярности логических уровней, а не при помощи Бога как считает AndrejKulikov - и ни какой двухпроводности, трёхпроводности всё это определенная компьютерная специализация, реализация которой давно уже возможна но не эфективна и только AndrejKulikov думает
что Бог ему приоткрыл тайну троичности...

Читателям:
1. Не первый раз автор применяет обозначение "инверсии"-обмена из двоичной системы (FB1N1, Swap01) к троичной системе, не указывая, к какой из трёх троичных "инверсий"-обменов (FT1N5 (Swap02), FT1N15 (Swap12), FT1N19 (Swap01)) он относит это обозначение.
2. Не первый раз результатом применения этой "инверсии"-обмена автором почему то является не одна из трёх троичных "инверсий"-обменов (FT1N5 (Swap02), FT1N15 (Swap12), FT1N19 (Swap01)), а результат действия вовсе не "инверсий"-обменов, а троичной унарной функции FT1N7 (RotF, RotU, RotR, CiclicShiftUp, циклический сдвиг вверх).
3. Странно и применение одного и того же обозначния "X" в одних случаях ко всей кодировке в целом, а в других случаях только к одному из трёх значений кодировки.
4. Создаётся впечатление, что автор взял из предложенного ему ранее для ознакомления и полностью им отвергнутого исследования "Кодирование тритов" результат (6 кодировок для трёхуровневой троичной системы) и пытается "подогнать решение задачи под ответ" своим "корявым" и мошенническим способом.
Бог не прощает грехи автора под никнэймом TernarySystem. И я не против Бога, присоединяюсь к Богу и не прощаю грехи автора под никнэймом TernarySystem.
Иди ка ты "дядя" в свою преисподню, в которую был помещён Богом за твои грехи.


Last edited by AndrejKulikov on 25 Nov 2018 06:48, edited 1 time in total.



25 Nov 2018 05:19
Profile
Doomed
User avatar

Joined: 27 Jul 2018 13:07
Posts: 341
Reply with quote
AndrejKulikov wrote:
TernarySystem wrote:
Троичная система может иметь 6 кодировок по аналогии с двоичной системой в которой:
первая кодировка Х = (0, 1) и вторая её инверсия ⌐Х = (1, 0)
(0, 1, 2) = Х;
(0, 2, 1) = Х,⌐Х,⌐⌐Х;
(1, 0, 2) = ⌐Х,⌐⌐Х,Х;
(1, 2, 0) = ⌐Х;
(2, 0, 1) = ⌐⌐Х;
(2, 1, 0) = ⌐⌐Х,Х,⌐Х.
Реализация и выбор которых зависит от типа проводимости электронных ключей и полярности логических уровней, а не при помощи Бога как считает AndrejKulikov - и ни какой двухпроводности, трёхпроводности всё это определенная компьютерная специализация, реализация которой давно уже возможна но не эфективна и только AndrejKulikov думает
что Бог ему приоткрыл тайну троичности...

Читателям:
1. Не первый раз автор применяет обозначение "инверсии"-обмена из двоичной системы (FB1N1, Swap01) к троичной системе, не указывая, к какой из трёх троичных "инверсий"-обменов (FT1N5 (Swap02), FT1N15 (Swap12), FT1N19 (Swap01)) он относит это обозначение.
2. Не первый раз результатом применения этой "инверсии"-обмена автором почему то является не одна из трёх троичных "инверсий"-обменов (FT1N5 (Swap02), FT1N15 (Swap12), FT1N19 (Swap01)), а результат действия вовсе не "инверсий"-обменов, а троичной унарной функции FT1N7 (RotF, RotU, RotR, CiclicShiftUp, циклический сдвиг вверх).
3. Странно и применение одного и того же обозначния "X" в одних случаях ко всей кодировке в целом, а в других случаях только к одному из трёх значений кодировки.
4. Создаётся впечатление, что автор взял из предложенной ему ранее для ознакомления и полностью им отвергнутого исследования "Кодирование тритов" результат (6 кодировок для трёхуровневой троичной системы) и пытается "подогнать решение задачи под ответ" своим "корявым" и мошенническим способом.
Бог не прощает грехи автора под никнэймом TernarySystem. И я не против Бога, присоединяюсь к Богу и не прощаю грехи автора под никнэймом TernarySystem.
Иди ка ты "дядя" в свою преисподню, в которую был помещён Богом за твои грехи.


И Вам добрый день... Х - это переменная (0, 1, 2);
⌐Х - это читается как не Х;
⌐⌐Х - догадайтесь сами.
Ваша робота "Кодирование тритов" совсем меня не вдохновила - потому что тритов там нет, всё описанное Вами можно отнести к попытке имитации троичной системы при помощи двоичной а посему - битриты (бинарные триты) и не более.


25 Nov 2018 06:27
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
TernarySystem wrote:
AndrejKulikov wrote:
TernarySystem wrote:
Троичная система может иметь 6 кодировок по аналогии с двоичной системой в которой:
первая кодировка Х = (0, 1) и вторая её инверсия ⌐Х = (1, 0)
(0, 1, 2) = Х;
(0, 2, 1) = Х,⌐Х,⌐⌐Х;
(1, 0, 2) = ⌐Х,⌐⌐Х,Х;
(1, 2, 0) = ⌐Х;
(2, 0, 1) = ⌐⌐Х;
(2, 1, 0) = ⌐⌐Х,Х,⌐Х.
Реализация и выбор которых зависит от типа проводимости электронных ключей и полярности логических уровней, а не при помощи Бога как считает AndrejKulikov - и ни какой двухпроводности, трёхпроводности всё это определенная компьютерная специализация, реализация которой давно уже возможна но не эфективна и только AndrejKulikov думает
что Бог ему приоткрыл тайну троичности...

Читателям:
1. Не первый раз автор применяет обозначение "инверсии"-обмена из двоичной системы (FB1N1, Swap01) к троичной системе, не указывая, к какой из трёх троичных "инверсий"-обменов (FT1N5 (Swap02), FT1N15 (Swap12), FT1N19 (Swap01)) он относит это обозначение.
2. Не первый раз результатом применения этой "инверсии"-обмена автором почему то является не одна из трёх троичных "инверсий"-обменов (FT1N5 (Swap02), FT1N15 (Swap12), FT1N19 (Swap01)), а результат действия вовсе не "инверсий"-обменов, а троичной унарной функции FT1N7 (RotF, RotU, RotR, CiclicShiftUp, циклический сдвиг вверх).
3. Странно и применение одного и того же обозначния "X" в одних случаях ко всей кодировке в целом, а в других случаях только к одному из трёх значений кодировки.
4. Создаётся впечатление, что автор взял из предложенной ему ранее для ознакомления и полностью им отвергнутого исследования "Кодирование тритов" результат (6 кодировок для трёхуровневой троичной системы) и пытается "подогнать решение задачи под ответ" своим "корявым" и мошенническим способом.
Бог не прощает грехи автора под никнэймом TernarySystem. И я не против Бога, присоединяюсь к Богу и не прощаю грехи автора под никнэймом TernarySystem.
Иди ка ты "дядя" в свою преисподню, в которую был помещён Богом за твои грехи.


И Вам добрый день... Х - это переменная (0, 1, 2);
⌐Х - это читается как не Х;
⌐⌐Х - догадайтесь сами.
Ваша робота "Кодирование тритов" совсем меня не вдохновила - потому что тритов там нет, всё описанное Вами можно отнести к попытке имитации троичной системы при помощи двоичной а посему - битриты (бинарные триты) и не более.

Читателям:
5. Отсутствие запятой в строке "первая кодировка Х = (0, 1) и вторая её инверсия ⌐Х = (1, 0)"
после слова "вторая" приводит к неоднозначности:
а) то ли это "вторая кодировка",
б) то ли это некая "вторая её инверсия", т.е. некая "вторая инверсия первой кодировки", но с обозначением только одной двоичной инверсии "⌐".
6. В строке "первая кодировка Х = (0, 1) и вторая её инверсия ⌐Х = (1, 0)" автор даёт определение этой малоизвестной функции только в двоичной области определения, даёт ей обозначение - "⌐", взятое из двоичной системы, называет её "инверсией", а затем применяет её в области троичных функций, в которой эта функция не была определена.
7. Затем следуют строки с применением этой функции, определённой только в двоичной области, в области троичных функций, причём в одних местах "X" обозначает всю кодировку целиком ((0, 1, 2) = Х), а в других местах "X" обозначает только одно из значений кодировки ((0, 2, 1) = Х,⌐Х,⌐⌐Х).
8. По знаку функции "⌐" и по названию, данному автором, можно предположить, что это какая то одна из трёх троичных "инверсий"-обменов ((FT1N5 (Swap02), FT1N15 (Swap12), FT1N19 (Swap01))), но какая, автором не указано.
9. А из результата действия этой функции ((0, 2, 1) = Х,⌐Х,⌐⌐Х) следует, что это не инверсия и не обмен, а циклический сдвиг вверх (FT1N7, RotF, RotU, RotR, CiclicShiftUp).
Предоставим читателям самим определить и дать правильное название "деятельности" этого TernarySystem.


Last edited by AndrejKulikov on 25 Nov 2018 11:00, edited 2 times in total.



25 Nov 2018 09:50
Profile
Doomed
User avatar

Joined: 27 Jul 2018 13:07
Posts: 341
Reply with quote
Читателям: Уважаемый AndrejKulikov Вы пожалуйста почитайте читателям свою работу "Кодирование тритов" чтобы они поняли Вашу титаническую "деятельность" на два книжных листа, одной гиперссылкой на ещё один доку-мент и с фиксацией даты посещения Музы:
Андрей Куликов, Россия-Русь, Москва, Царицыно, 13.05.2018.


25 Nov 2018 10:07
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Троичный трёхбитный 3S-триггер (S0S1S2-триггер, S0S1S2-latch, RS1S2-триггер, RS1S2-latch)

Троичный трёхбитный 3S-триггер (3Set-триггер, Set0Set1Set2-триггер, S0S1S2-триггер, ResetSet1Set2-триггер, RS1S2-триггер) является троичным трёхбитным подобием двоичного RS-триггера (ResetSet-триггера, Set0Set1-триггера, S0S1-триггера, 2S-триггера) с тремя установочными входами: Set0 (Reset), Set1 и Set2.

Так как в троичной симметричной системе состоянием Reset является состояние S1, а не состояние S0, то обозначение Reset может менять место и является вспомогательным, а не основным, а обозначения Set0, Set1 и Set2 являются основными.

Трёхбитный вход 3S-триггера имеет четыре состояния: (B0,B1,B2)=(0,0,0) - состояние хранения записанной информации и три состояния установки триггера Set0 (B0,B1,B2)=(001), Set1 (B0,B1,B2)=(010) и Set2 (B0,B1,B2)=(100). Для кодирования тритов в триггере используется троичный трёхбитный одноединичный (3Bit BinaryCodedTernary UnoUnary, 3B BCT UU, "трёхпроводный" одноединичный) код.

Снимок модели троичного трёхбитного 3S-триггера на логических элементах 3xOR2+3xNOR3 симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Attachment:
Ternary 3-bit 3S-trigger.JPG
Ternary 3-bit 3S-trigger.JPG [ 79.29 KiB | Viewed 234 times ]

Триггер состоит из двух частей: собственно троичного триггера P0P1P2 (Point0Point1Point3, Pin0Pin1Pin2, он же 3P-триггер, он же "трёхточка на NOR3", он же ячейка троичной SRAM-памяти) на трёх логических элементах NOR3 (3-in NOR, 3ИЛИ-НЕ) и схемы более удобного управления P0P1P2-триггером на трёх логических элементах OR2 (2-in OR, 2ИЛИ).

Так как, в отличие от двоичных триггеров, троичных триггеров может быть значительно большее множество, то, подобно химическим соединениям в химии, на снимке, кроме схемы (подобия структуры химического соединения), указана количественная формула соединения логических элементов 3S-триггера: 3xOR2+3xNOR3 (3x2inOR+3x3inNOR, 3x2ИЛИ+3x3ИЛИ-НЕ).


Время полного переключения триггера равно: время_полного_переключения_P0P1P2-триггера + время_переключения_схемы_управления = 2*dt + 1*dt = 3*dt, где dt - время задержки в одном типовом логическом элементе.

Троичный трёхбитный 3S-триггер может быть выполнен и на логических элементах 3xAND2+3xNAND3, но при этом (без введения отрицательной логики) потребуется большое количество (6 штук) дополнительных инверторов.

Код модели троичного трёхбитного 3S-триггера в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Attachment:
3BBCTRS1S2trig-P0P1P2trig-3x3ORNOT-3x2OR.rar [933 Bytes]
Downloaded 8 times

Снимок модели троичного трёхбитного 3S-триггера в онлайн-версии симулятора электронных схем Circuit Simulator c портом в HTML5 на JavaScript:
Attachment:
Ternary 3-bit 3S-trigger.JPG
Ternary 3-bit 3S-trigger.JPG [ 71.85 KiB | Viewed 234 times ]

Загрузить онлайн-версию симулятора электронных схем Circuit Simulator c портом в HTML5 на JavaScript с моделью троичного трёхбитного 3S-триггера: http://tinyurl.com/yccxhgjf

3S-триггер может быть применён в большом множестве различных устройств, например, в устройствах дистанционного (радио, лазерного, ИК или проводного) управления моделями судов, автомобилей и др. с более совершенным троичным (влево-прямо-вправо) управлением с меньшей частотой включений и переключений, вместо двоичного управления (влево-вправо) на двоичных RS-триггерах, при которых объекты управления или регулирования "рыщут" с очень большой частотой включений и переключений.

В блоках SRAM-памяти возможно применение одной схемы управления на весь блок SRAM-памяти или можно обойтись P0P1P2-триггерами вовсе без схемы управления, посылая в ОЗУ (SRAM) соответствующие инверсные одноединичные (InvertedUnoUnary) 3B BCT коды (0,1,2)=(110,101,011) с состоянием хранения записанного кода - B0B1B2=(000), при этом время переключения триггера уменьшится на 1/3 с 3*dt до 2*dt, а быстродействие SRAM-памяти увеличится на 1/3 (на 33,3...%).


Last edited by AndrejKulikov on 12 Dec 2018 08:29, edited 7 times in total.



03 Dec 2018 07:24
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Однотритная троичная трёхбитная SRAM 3xNOR3 (3x3inNOR, 3x3ИЛИ-НЕ) с двунаправленной тристабильной шиной данных с третьим высокоимпедансным (Hi-Z) состоянием.

В отличие от троичной трёхбитной SRAM с двумя однонаправленными шинами данных, в двунаправленной шине данных количество проводов уменьшается вдвое, но теряется возможность одновременных действий в SRAM по записи в одних блоках SRAM и чтению данных из других блоков SRAM, т.е. теряется быстродействие эвм.

Снимок модели однотритной троичной трёхбитной (3B BCT, "трёхпроводной") SRAM в онлайн-версии симулятора электронных схем Circuit Simulator с портом в HTML5 на JavaScript:
Attachment:
SRAM3BBCTNORb.JPG
SRAM3BBCTNORb.JPG [ 84.83 KiB | Viewed 210 times ]

Троичные трёхбитные 3S-триггеры (S0S1S2-триггеры, RS1S2-триггеры) справа служат для ввода и вывода тритов и частью собственно однотритной троичной трёхбитной SRAM 3xNOR3 не являются.

При записи трита в SRAM одноединичный (UnoUnary) трёхбитный трит инвертируется тремя инверторами (NOT) и по шине данных передаётся инвертированный одноединичный (InvertedUnoUnary) троичный трёхбитный (3B BCT, "трёхпроводный") код.

При чтении трита из SRAM по шине данных передаётся прямой одноединичный (UnoUnary) троичный трёхбитный (3B BCT, "трёхпроводный") код.

Загрузить онлайн-версию симулятора электронных схем Circuit Simulator с портом в HTML5 на JavaScript с моделью однотритной троичной трёхбитной SRAM:
http://tinyurl.com/ycbdjz2g


05 Dec 2018 06:30
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Однотритная троичная трёхбитная SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) с двунаправленной тристабильной шиной данных с третьим высокоимпедансным (Hi-Z) состоянием.

Снимок модели однотритной троичной трёхбитной (3B BCT, "трёхпроводной") SRAM 3xNAND3 в онлайн-версии симулятора электронных схем Circuit Simulator с портом в HTML5 на JavaScript:
Attachment:
SRAM3BBCTNANDb.JPG
SRAM3BBCTNANDb.JPG [ 92.21 KiB | Viewed 183 times ]

Троичные трёхбитные 3S-триггеры (S0S1S2-триггеры, RS1S2-триггеры) справа служат для ввода и вывода тритов и частью собственно однотритной троичной трёхбитной SRAM 3xNAND3 не являются.

При записи трита в SRAM 3xNAND3 по шине данных передаётся прямой (неинвертированный) одноединичный (UnoUnary) троичный трёхбитный (3B BCT, "трёхпроводный") код.

При чтении трита из SRAM 3xNAND3 по шине данных передаётся инвертированный одноединичный (Inverted) троичный трёхбитный (3B BCT, "трёхпроводный") код.

Загрузить онлайн-версию симулятора электронных схем Circuit Simulator с портом в HTML5 на JavaScript с моделью однотритной троичной трёхбитной SRAM 3xNAND3:
http://tinyurl.com/y7vabv5s


05 Dec 2018 17:44
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Однотритная троичная трёхбитная SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 в симуляторе логических схем Atanua/Win32 1.2.130617.

Снимок модели однотритной троичной трёхбитной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ)[/b] на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 в симуляторе логических схем Atanua/Win32 1.2.130617:
Attachment:
SRAM3BBCTNAND.JPG
SRAM3BBCTNAND.JPG [ 93.03 KiB | Viewed 154 times ]

При записи трита в SRAM на шину выставляется трит в прямом трёхбитном ("трёхпроводном") одноединичном коде (3B BCT UnoUnary), а хранится и считывается трит в инверсном трёхбитном ("трёхпроводном") одноединичном коде (3B BCT InvertedUnoUnary).

Из-за двоичной ориентации микросхемы 74LS241, из восьми буферов микросхемы 74LS241 используются только шесть буферов, два буфера остаются не задействованными.

Код модели однотритной троичной трёхбитной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ)[/b] на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 в симуляторе логических схем Atanua/Win32 1.2.130617:
Attachment:
SRAM3xNAND3on74LS241.rar [4.38 KiB]
Downloaded 3 times


Last edited by AndrejKulikov on 07 Dec 2018 13:10, edited 2 times in total.



06 Dec 2018 07:40
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Однотритная троичная трёхбитная SRAM 3xNOR3 (3x3inNOR, 3x3ИЛИ-НЕ) на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 в симуляторе логических схем Atanua/Win32 1.2.130617.

Снимок модели однотритной троичной трёхбитной SRAM 3xNOR3 (3x3inNOR, 3x3ИЛИ-НЕ)[/b] на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 в симуляторе логических схем Atanua/Win32 1.2.130617:
Attachment:
SRAM3BBCT3xNOR3.JPG
SRAM3BBCT3xNOR3.JPG [ 94.85 KiB | Viewed 123 times ]

При записи трита в SRAM на шину выставляется трит в прямом трёхбитном одноединичном (UnoUnary) коде (3B BCT, "трёхпроводном"), затем код инвертируется тремя инверторами. Трит хранится и считывается в прямом трёхбитном одноединичном (UnoUnary) коде (3B BCT, "трёхпроводном").

В симуляторе Atanua высокоимпедансное (Hi-Z) состояние на входе обычного логического элемента считается как высокое ("1"), поэтому для применения 3xNOR3-SRAM в Atanua требуются три дополнительных инвертора, что не выгодно.

Из-за двоичной ориентации микросхемы 74LS241, из восьми буферов микросхемы 74LS241 используются только шесть буферов, два буфера остаются не задействованными.

Код модели однотритной троичной трёхбитной SRAM 3xNOR3 (3x3inNOR, 3x3ИЛИ-НЕ)[/b] на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 в симуляторе логических схем Atanua/Win32 1.2.130617:
Attachment:
SRAM3xNOR3on74LS241b.rar [4.55 KiB]
Downloaded 3 times


07 Dec 2018 05:16
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Модуль троичной трёхбитной SRAM 3xNOR3 3x3Trit=9Trit с двумя однонаправленными шинами данных c тремя неивертирующими буферами с тристабильными выходами из микросхем 74LS241 (Octal Buffer with Noninverted Three-State Outputs).

Снимок модели модуля троичной трёхбитной SRAM 3xNOR3 3x3Trit=9Trit с двумя однонаправленными шинами данных c тремя неинвертирующими буферами с тристабильными выходами из микросхем 74LS241 (Octal Buffer with Noninverted Three-State Outputs) в симуляторе логических схем Atanua/Win32 1.0.08116 - Personal Edition:
Attachment:
TSRAM3xNOR3-3x3T.JPG
TSRAM3xNOR3-3x3T.JPG [ 90.09 KiB | Viewed 112 times ]

Троичные трёхбитные триггеры с автоматической установкой в 0 при включении служат для ввода тритов и к схеме собственно модуля троичной трёхбитной SRAM не относятся.

Код модели модуля троичной трёхбитной SRAM 3xNOR3 3x3Trit=9Trit с двумя однонаправленными шинами данных c тремя неинвертирующими буферами с тристабильными выходами из микросхем 74LS241 (Octal Buffer with Noninverted Three-State Outputs) в симуляторе логических схем Atanua/Win32 1.0.08116 - Personal Edition:
Attachment:
TSRAM3xNOR3-3x3T.rar [6.24 KiB]
Downloaded 3 times


07 Dec 2018 08:14
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Однотритная троичная трёхбитная SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 с Write-Read управлением в симуляторе логических схем Atanua/Win32 1.2.130617.

Снимок модели однотритной троичной трёхбитной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ)[/b] на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 с Write-Read управлением в симуляторе логических схем Atanua/Win32 1.2.130617:
Attachment:
SRAM3xNAND3on74LS241bWR.JPG
SRAM3xNAND3on74LS241bWR.JPG [ 84.96 KiB | Viewed 99 times ]

Троичные триггеры и микросхема 74LS241 справа служат для ввода и вывода тритов и к схеме собственно однотритной троичной трёхбитной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) не относятся.

При записи трита в SRAM на шину выставляется трит в прямом трёхбитном ("трёхпроводном") одноединичном коде (3B BCT UnoUnary), а хранится и считывается трит в инверсном трёхбитном ("трёхпроводном") одноединичном коде (3B BCT InvertedUnoUnary).

Из-за двоичной ориентации микросхемы 74LS241, из восьми буферов микросхемы 74LS241 используются только шесть буферов, два буфера остаются не задействованными.

Код модели однотритной троичной трёхбитной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ)[/b] на октальном буфере с тремя неинвертированными тристабильными выходами (Octal Buffer with Noninverted Three-State Outputs) 74LS241 с Write-Read управлением в симуляторе логических схем Atanua/Win32 1.2.130617:
Attachment:
SRAM3xNAND3on74LS241bWR.rar [4.83 KiB]
Downloaded 2 times


07 Dec 2018 14:07
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Троичная трёхбитная однотритная SRAM 3xNOR3 (3x3inNOR, 3x3ИЛИ-НЕ) с двунаправленной шиной данных с Write-Read управлением.

Снимок модели в онлайн-версии симулятора Circuit Simulator:
Attachment:
SRAM3BBCT1TritNORbWR.JPG
SRAM3BBCT1TritNORbWR.JPG [ 79.02 KiB | Viewed 79 times ]

Троичные триггеры справа служат для ввода тритов и к схеме собственно троичной трёхбитной однотритной SRAM 3xNOR3 (3x3inNOR, 3x3ИЛИ-НЕ) не относятся.

Время записи трита равно: 1*dt (время одновременного открывания двух тристабильных ключей) + 2*dt (время переключения троичного трёхбитного триггера 3xNOR3) = 3*dt, где dt - время задержки в одном типовом логическом элементе.

Загрузить онлайн-версию симулятора Circuit Simulator с моделью:
http://tinyurl.com/yazpbywq


Last edited by AndrejKulikov on 08 Dec 2018 07:23, edited 2 times in total.



08 Dec 2018 05:44
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Троичная трёхбитная однотритная SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) с двунаправленной шиной данных с Write-Read управлением.

Снимок модели в онлайн-версии симулятора Circuit Simulator:
Attachment:
SRAM3BBCT1TritNANDbWR.JPG
SRAM3BBCT1TritNANDbWR.JPG [ 78.91 KiB | Viewed 73 times ]

Троичные триггеры справа служат для ввода тритов и к схеме собственно троичной трёхбитной однотритной SRAM 3xNAND3 (3x3inNAND, 3x3И-НЕ) не относятся.

Время записи трита равно: 1*dt (время одновременного открывания двух тристабильных ключей) + 2*dt (время переключения троичного трёхбитного триггера 3xNAND3) = 3*dt, где dt - время задержки в одном типовом логическом элементе.

Время чтения трита равно: 1*dt (время одновременного открывания двух тристабильных ключей) + 2*dt (время переключения троичного трёхбитного триггера 3xNOR3) = 3*dt, где dt - время задержки в одном типовом логическом элементе.

Загрузить онлайн-версию симулятора Circuit Simulator с моделью:
http://tinyurl.com/yacww3x2


08 Dec 2018 06:23
Profile
Maniac

Joined: 08 Mar 2018 00:17
Posts: 276
Location: Россия, Москва
Reply with quote
Пока "дядя" "TernarySystem" паяет "повторители константы" для "обработки каналов 0, 1 и 2" ознакомим читателей с троичным трёхбитным унарным (однооперандным, одноаргументным) АЛУ на трёх мультиплексорах (MUX0, MUX1 и MUX2), которое выполняет любую из 27-ми троичных унарных функций.

Снимок модели троичного унарного АЛУ в симуляторе логических схем Atanua/Win 1.0.081116 - Personal Edition:
Attachment:
Ternary1-TritALU.JPG
Ternary1-TritALU.JPG [ 94.64 KiB | Viewed 57 times ]

Номер (nnn) любой из 27-ми троичных унарных функций FT1Nnnn(x) записывается в троичном виде (nnn), в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде в трёхтритный регистр RG1, затем на вход АЛУ подаётся входной трит в несимметричном (0,1,2) или в симметричном (-1,0,+1) виде, результат действия троичной унарной функции FT1Nnnn(x) получается на выходе в троичном трёхбитном одноединичном (3B BCT UnoUnary) коде, в несимметричном (0,1,2) и в симметричном (-1,0,+1) виде.

Код модели троичного унарного АЛУ в симуляторе логических схем Atanua/Win 1.0.081116 - Personal Edition:
Attachment:
3B_ALU_1-1c.rar [3.74 KiB]
Downloaded 2 times


08 Dec 2018 11:50
Profile
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 17214
Location: Colorado
Reply with quote
Аффтор опять ошибся топиком - переношу его последнее сообщение куда следует...

_________________
:eugeek: https://twitter.com/Shaos1973


08 Dec 2018 12:09
Profile WWW
Display posts from previous:  Sort by  
Reply to topic   [ 170 posts ]  Go to page Previous  1 ... 8, 9, 10, 11, 12  Next

Who is online

Users browsing this forum: No registered users and 1 guest


You cannot post new topics in this forum
You cannot reply to topics in this forum
You cannot edit your posts in this forum
You cannot delete your posts in this forum
You cannot post attachments in this forum

Search for:
Jump to:  
Powered by phpBB® Forum Software © phpBB Group
Designed by ST Software.