Трёхпроводная троичка

[Lavr]

Андрей, а расскажите лучше подробнее про Вашу вот эту разработку, если Вас не затруднит...

На странице с заметкой Троичный контроллер TCA0 в трёхбитной системе троичных логических элементов 3B BCT приведён снимок прототипа этой модели в логическом симуляторе Atanua/Win32 1.0.081116 – Personal Edition,
код модели троичного контроллера TCA0 логическом симуляторе Atanua/Win32 1.0.081116 – Personal Edition
и заархивированная копия логического симулятора Atanua/Win32 1.0.081116 – Personal Edition. Можете скачать симулятор Atanua/Win32 1.0.081116 – Personal Edition, код модели троичного контроллера TCA0 и выяснить подробности.

Совершенно ненужная мне схема A.Turecki несколько меня отвлекла, но не люблю просто когда
грешат супротив очевидной и проверяемой истины, но эти материалы топикстартера я посмотрел.

В документе http://andserkul.narod.ru/TCA0.pdf технических подробностей проекта нет, есть ссылки:
заархивированная копия логического симулятора Atanua/Win32 1.0.081116 – Personal Edition,
код модели троичного контроллера TCA0 в этом симуляторе Atanua/Win32 1.0.081116 – Personal Edition,
документ по Ternary Computing Testbed: 3-Trit Computer Architecture.

Все ссылки рабочие, я посмотрел эту модель троичного контроллера TCA0 в логическом симуляторе Atanua/
Win32 1.0.081116 – Personal Edition.

TCA0.gif

Судя по всему, модель троичного контроллера TCA0 выполняет 3 команды (видны на рисунке),
и управляет "ёлочной гирляндой" (VituZz-y приложение понравилось бы ).
Некоторые технические характеристики проекта видны из рисунка, хотя графика симулятора
Atanua/Win32 1.0.081116 – Personal Edition оставляет желать лучшего.
Используется SDL.DLL и всё шевелится несколько тормозно, хотя и работает даже под Windows 98.

Больших технических подробностей из проекта симуляции троичного контроллера TCA0
я пока не узрел, почему и сообщить их тут затрудняюсь.
Если для кого ещё проект представляет интерес - можете ознакомиться по ссылкам выше сами.

[AndrejKulikov]

Троичная компьютерная архитектура (контроллер) TCA0 Jeff'а Connelly из California Polytechnic State University of San Luis Obispo (USA) в "переводе" из трёхуровневой физической системы троичных логических элементов в трёхбитную физическую систему троичных логических элементов в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

TCA0 2.JPG

Код модели в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

TCA0.txt

Блок-схема троичной компьютерной архитектуры TCA0 из отчёта Jeff'а Connelly:

Trinary_CPE - Report Jeff tk p.22 Figure 16.JPG

[Shaos]

А зачем её переводить в "трёхбитную систему", если она изначально троичноднопроводная?...

[Lavr]

Shaos, а посмотри, кстати, внимательно схему этого "контроллера" TCA0 !
Здесь видно куда как получше, чем в графике логического симулятора Atanua/Win32 1.0.081116 – PE...

Я вижу - есть счетчик, который перебирает адреса памяти, и содержимое памяти выводится
на Output Data Bus.
Ничего другого я в схеме этого "контроллера" не вижу...

Вся затея очень похожа на то, что делал как-то VituZz на двоичной обычной логике,
причем у VituZz-а идея была даже чуть посложнее:

1484883691_968283.jpg

Если это и 3-TERNARY CONTROLLER, то с большой натяжкой "КОНТРОЛЛЕР"...

[haqreu]

Да, их самая продвинутая архитектура TCA2 имеет только три инструкции: load, compare, branch. Память инструкций адресуется одним тритом
Даже инкрементов нету, а про TCA0 вообще даже говорить не хочется.

[AndrejKulikov]

Троичный полный (трёхвходовой) симметричный сумматор в трёхбитной ("трёхпроводной") системе троичных логических элементов с кодировкой (0,1,2)=(-1,0+1) в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

Троичный полный симметричный сумматор (0,1,2)=(-1,0,+1)w-trig&YESb.JPG

Троичные трёхбитные ("трёхпроводные") S0S1S2-триггеры (RS1S2-триггеры) на входе служат для ввода тритов и к схеме собственно троичного симметричного сумматора не относятся.
Время выполнения сложения равно 2*dt, где dt - время задержки в одном типовом логическом элементе.
Двоичный полный сумматор, выполненный по подобной же схеме (дешифратор-шифратор), тоже выполняет сложение за время равное 2*dt, но не тритов, а битов, т.е. производительность троичного симметричного сумматора в ln3/ln2=1,58 раза (на 58%) больше, чем производительность двоичного сумматора.
Троичный симметричный полный сумматор может быть также выполнен на ПЗУ. Троичный симметричный полный сумматор на ПЗУ дешевле, чем троичный симметричный полный сумматор на логических элементах.
Ещё дешевле программный троичный симметричный полный сумматор, который представляет собой массив из 54-х тритов (27-ми тритов суммы по модулю 3 и 27-ми тритов переноса) в ОЗУ. В случае программного троичного симметричного полного сумматора повышается надёжность компьютера, так как при выходе из строя аппаратного сумматора, встроенного в процессор, можно перейти на программный сумматор. (См. Википедия. Троичные функции. Троичный симметричный полный (трёхоперандный, трёхаргументный) программный сумматор.)
С помощью программного троичного симметричного полного сумматора можно на 58% повысить производительность почти любого двоичного компьютера. Для этого на существующем двоичном компьютере нужно перекодировать двоичные числа в троичные симметричные числа и выполнять вычисления не на аппаратном сумматоре, встроенном в процессор, а на программном полном троичном симметричном сумматоре.

Код модели в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

Троичный полный симметричный сумматор (0,1,2)=(-1,0,+1)w-trig&YES.txt

[Shaos]

Андрей Сергеевич, давайте в рамках вашего топика оставаться...

[AndrejKulikov]

Троичный симметричный полусумматор в трёхбитной физической системе троичных логических элементов с кодированием тритов (0,1,2)=(-1,0,+1) в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

Троичный полусумматор (0,1,2)=(-1,0,+1)w-trig2.JPG

Троичные трёхбитные ("трёхпроводные") S0S1S2(S-1RS+1, RS1S2)-триггеры на входе служат для ввода тритов и к схеме собственно самого полусумматора не относятся.
Время выполнения сложения двух тритов равно 2*dt, где dt - время задержки в одном типовом логическом элементе.
На троичном полусумматоре можно выполнять и полное троичное сложение аппаратным или программным способом двумя последовательными сложениями в троичном полусумматоре. В троичной ЭВМ "Сетунь" Брусенцова-Соболева это было сделано программным способом, но полусумматор Брусенцова был сделан на других физических принципах и на другой элементной основе.
Открыть онлайн HTML5-версию симулятора электронных схем Circuit Simulator с загруженной моделью.

Код модели в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

Троичный полусумматор (0,1,2)=(-1,0,+1)w-trig.txt

Троичный симметричный полусумматор в трёхуровневой ("однопроводной") физической системе троичных логических элементов (3-LevelCodedTernary, 3LCT) в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

Троичный трёхуровневый ('однопроводный') полусумматор.JPG

Дополнительные элементы - переходники из трёхуровневой ("однопроводной") системы в трёхбитную ("трёхпроводную") систему и из трёхбитной ("трёхпроводной) системы в трёхуровневую ("однопроводную") систему значительно снижают быстродействие троичного симметричного полусумматора.
Открыть онлайн HTML5-версию симулятора электронных схем Circuit Simulator с загруженной моделью.

[haqreu]

Андрей Сергеевич, давайте в рамках вашего топика оставаться...

[AndrejKulikov]

Троичный 3-х тритный дешифратор "1 из 27" в трёхбитной физической системе троичных логических элементов в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

1 из 27 b.JPG

Троичные трёхбитные ("трёхпроводные") 3S-триггеры (3Set-триггеры, S0S1S2-триггеры, Set0Set1Set2-триггеры) на входе служат для ввода тритов и к схеме собственно дешифратора не относятся.
Время дешифрации равно 1*dt, где dt - время задержки в одном типовом логическом элементе.

Код модели в онлайн HTML5-версии симулятора электронных схем Circuit Simulator:

1 из 27.txt

[haqreu]

Вы русский язык понимаете? Вы создаёте чрезмерную нагрузку модерирования, сконцентрируйте, пожалуйста, ваши усилия исключительно в этом топике.

[AndrejKulikov]

Троичный симметричный полусумматор (двухвходовой, двухаргументный, бинарный, двухтритный) на ПЗУ (2708) в трёхбитной одноединичнопозиционной системе троичных логических элементов в логическом симуляторе Atanua/Win32 1.2.130617:

HalfAdderSimmetricROM(0'1'2)=(-1'0'+1).png

Троичные трёхбитные 3S-триггеры (3Set-триггеры, S0S1S2-триггеры, Set0Set1Set2-триггеры) (троичные подобия двоичных RS-триггеров) служат для ввода тритов и к схеме собственно полусумматора не относятся.
Первые 37 байтов с кодом полусумматора:
FF0402FF01FFFFFFFF0C11FF12FFFFFFFF1112FF14FFFFFFFFFFFFFFFFFFFFFFFF1214FF21
из которых "работают" только 9 байтов, в которых "работают" только 6-ть битов из 8-ми, которые и являются собственно полусумматором, записываются в ПЗУ любыми имеющимися средствами. Автор записывал код полусумматора прямо в код модели *.atanua в WordPad'е. Первые 4 байта в коде ПЗУ "2708" в файле модели *.atanua являются объёмом ПЗУ "2708".

Полусумматоры и полные сумматоры на логических элементах, при обращении к ним, каждый раз производят одни и те же логические вычисления, на что расходуется время. В полусумматоре же на ПЗУ вычисления производятся заранее, а результат в виде таблицы записывается в ПЗУ. При обращении к ПЗУ логические вычисления уже не производятся, а заранее вычисленный результат сразу считывается из таблицы в ПЗУ, что уменьшает время суммирования и увеличивает быстродействие полусумматора. Кроме этого, ПЗУ значительно дешевле, чем полусумматоры и сумматоры на логических элементах.

Идея табличного сумматора на ПЗУ не нова и, как пишут в сети, впервые была применена в США перед второй мировой войной в калькуляторе на электромеханических реле, что значительно увеличило быстродействие калькулятора на электромеханических реле. Как пишут, многоразрядный табличный сумматор на ПЗУ размещался в отдельной секретной комнате, а доступ к нему был только через телетайпный аппарат.

Таким же образом ("прошивкой" таблицы истинности в ПЗУ) может быть выполнена любая из 3^((3^2)*2)=3^18 = 387 420 489-ти бинарных (двухаргументных, двухвходовых, двухтритных) троичных логических функций с бинарным (двухтритным) выходом, которые включают в себя и все 3^((3^2)*1)=3^9 = 19 683-ри бинарные (двухаргументные, двухвходовые, двухтритные) троичные логические функции с унарным (однотритным) выходом (результатом) и все 3^((3^1)*1)=3^3 = 27-мь унарных (одноаргументных, одновходовых, однотритных) троичных логических функций с унарным (однотритным) выходом-результатом.

Вместо ПЗУ можно использовать массив в ОЗУ, таблица истинности в которое записывается и считывается программным способом. В этом случае в процессоре не требуется аппаратный сумматор и аппаратное АЛУ. Такая архитектура эвм немного отличается от архитектуры компьютера Джона Фон Неймана, в которой аппаратный сумматор и аппаратное АЛУ является необходимой составной частью компьютера.

Программным табличным сумматором в ОЗУ и программным табличным АЛУ в ОЗУ можно дополнить и существующие двоичные компьютеры с аппаратными сумматорами и с аппаратными АЛУ, при этом, при выходе из строя аппаратного сумматора или аппаратного АЛУ или обоих вместе, можно перейти на программный табличный сумматор или на программное табличное АЛУ, что повышает надёжность компьютера или контроллера. Кроме этого, таким образом почти любой существующий двоичный компьютер может стать и троичным.

HalfAdderSimmetricROM(0'1'2)=(-1'0'+1).rar

В архиве HalfAdderSimmetricROM(0'1'2)=(-1'0'+1).rar:
HalfAdderSimmetricROM(0'1'2)=(-1'0'+1).atanua - модель полусумматора на ПЗУ.

[AndrejKulikov]

Троичный полный (трёхаргументный, трёхвходовой, тринарный, трёхтритный) симметричный (0,1,2)= (-1,0,+1) сумматор в трёхбитной системе троичных логических элементов в логическом симуляторе Atanua/Win32 1.2.130617:

FullAdderSimmetricROM.png

Троичные трёхбитные 3S-триггеры (3Set-триггеры, S0S1S2-триггеры, Set0Set1Set2-триггеры) (троичные подобия двоичных RS-триггеров) служат для ввода тритов и к схеме собственно полного сумматора не относятся.

Первые 288 байтов ПЗУ с кодом троичного симметричного сумматора:
FF0402FF01FFFFFF FF0C11FF12FFFFFF FF1112FF14FFFFFF FFFFFFFFFFFFFFFF
FF1214FF21FFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF
FFFFFFFFFFFFFFFF FF0A0CFF11FFFFFF FF0C11FF12FFFFFF FFFFFFFFFFFFFFFF
FF1112FF14FFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF

FFFFFFFFFFFFFFFF FF0C11FF12FFFFFF FF1112FF14FFFFFF FFFFFFFFFFFFFFFF
FF1214FF21FFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF
FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF
FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF FFFFFFFFFFFFFFFF

FFFFFFFFFFFFFFFF FF1112FF14FFFFFF FF1214FF21FFFFFF FFFFFFFFFFFFFFFF
FF1421FF22FFFFFF
из которых "работают" только 27 байтов, в которых "работают" только 6-ть битов из 8-ми, которые и являются собственно сумматором, записываются в ПЗУ любыми имеющимися средствами. Автор записывал код троичного симметричного сумматора прямо в код модели *.atanua в WordPad'е. Первые 4 байта "00000400" в коде ПЗУ "2708" в файле модели *.atanua являются объёмом ПЗУ "2708".
Для большей универсальности в ПЗУ сохранён код и троичного симметричного полусумматора. В этом случае 7-й, 8-й и 9-й биты адреса ПЗУ соединяются с "землёй".

Таким же образом ("прошивкой" таблицы истинности в ПЗУ) может быть выполнена любая из
3^((3^3)*2)=3^54 = 58 149 737 003 040 059 690 390 169 (58 септиллионов 149 секстиллионов 737 квинтиллионов 003 квадриллиона 040 триллионов 059 миллиардов 690 миллионов 390 тысяч 169) простейших тринарных (триарных, трёхвходовых, трёхаргументных, трёхоперандных, трёхтритных) троичных функций с бинарным (двухтритным) выходом, которые включают в себя и все 3^((3^2)*2)=3^18 = 387 420 489-ть бинарных (двухаргументных, двухвходовых, двухтритных) троичных логических функций с бинарным (двухтритным) выходом и все 3^((3^2)*1)=3^9 = 19 683-ри бинарные (двухаргументные, двухвходовые, двухтритные) троичные логические функции с унарным (однотритным) выходом (результатом) и все 3^((3^1)*1)=3^3 = 27-мь унарные (одноаргументные, одновходовые, однотритные) троичные логические функции с унарным (однотритным) выходом-результатом.

FullAdderSymmetricROM.rar

В архиве FullAdderSymmetricROM.rar:
FullAdderSimmetricROM.atanua - код модели.

[Shaos]

Ну комбинационную ДВОИЧНУЮ логику на ПЗУ городить это уж совсем неспортивно

И кстати "двоичка" будет более компактна при таком подходе, чем ваша "троичка" ибо вместо 3 адресных входов на трит будет требовать только два...

[AndrejKulikov]

Троичный унарный логический элемент NOTL (инвертор Лукасевича) на ПЗУ в логическом симуляторе Atanua/Win32 1.2.130617:

TernaryUnaryLogicROM-NOTL.png

Первые 5 байтов ПЗУ с кодом троичного унарного логического элемента NOTL (инвертора Лукасевича):
FF0402FF01
из которых "работают" только 3 байта, в которых "работают" только 6-ть битов из 8-ми, которые и являются собственно унарным логическим элементом NOTL (инвертором Лукасевича), записываются в ПЗУ любыми имеющимися средствами. Автор записывал код троичного симметричного сумматора-вычитателя прямо в код модели *.atanua в WordPad'е. Первые 4 байта "00000400" в коде ПЗУ "2708" в файле модели *.atanua являются объёмом ПЗУ "2708".
Для большей универсальности в ПЗУ сохранён код и троичного симметричного полусумматора-полувычитателя и троичного симметричного сумматора-вычитателя.
Таким же образом ("прошивкой" таблицы истинности в ПЗУ) может быть выполнена любая из
3^((3^1)*1)=3^3 = 27-ми унарных троичных логических функций.

TernaryUnaryLogicROM-NOTL.rar

В архиве TernaryUnaryLogicROM-NOTL.rar:
TernaryUnaryLogicROM-NOTL.atanua - код модели.