Троичный RISC-V

[askfind]

Участникам здоровый привет из санатория "Старая Русса"!

Новости
По теме "Троичный RISC-V"

Продолжаю активное обучение языку программирования цифровых схем Verilog. Прочитал несколько книг. Скачивал примеры для FPGA. Исходные проекты реализации двоичных цифровых элементов для построения цифровых вычислителей.

Нашёл репозиторий К.Владимирова по цифровому синтезу схем на Verilog с документацией, примерами. Это будет шаблон для написания материалов по синтезу троичных элементов. "DDLM: Digital Design Lab Manual RISC-V" Исходные коды к главам книги".

Выбрал простой исходный проект двоичного процессора RISC-V 'Toy implementation of a RISC-V RV32E instruction set in Verilog ' - https://github.com/nettok/RV32E.git

Создал проект в системе проектирования GoWin IDE для отладочной платы Tang nano 9к.

Именно в RV32E проект буду добавлять новые специализированные инструкции работы с троичными типами данных на аппаратном уровне.

Создал проект 'fpga_digital_ternary' для FPGA, в котором реализую базовые троичные цифровые элементы для переноса в проект RV32E. Внутри файл Makefile для симуляции и тестирования базовых троичных элементов.

[askfind]

В железе продолжу делать риск -5 в FPGA.

За основу взял проект https://github.com/nettok/RV32E.git
Биты заменю на триты.

Кстати, RISC-V TRIT будет полностью совместим с двоичным в части системы разработки, тестов и т.д.