А я, кстати, нашел! Но никак руки не доходят это попробовать...0iStalker wrote:Не нашёл способов симулировать Verilog в Proteus'е, ...

Только, подозреваю я, что и CPLD вряд ли ускорит проекты до реального времени...
Moderator: Shaos
А я, кстати, нашел! Но никак руки не доходят это попробовать...0iStalker wrote:Не нашёл способов симулировать Verilog в Proteus'е, ...
Так чисто, если кому вдруг интересно - здесь проекты CPLD.Lavr wrote:А я, кстати, нашел! Но никак руки не доходят это попробовать...0iStalker wrote:Не нашёл способов симулировать Verilog в Proteus'е, ...![]()
CPLD в проектах, кстати, маленькие. Но надо воскурить Help по Proteus.Proteus and PLD simulation
https://www.edaboard.com/showthread.php ... simulation
- How can I simulate PLD from Cypress with Proteus?
- Create file.jed with PLD compiler and load to PLD model
like you do for CPU (file.hex)
В общем, в Proteus CPLD делают из специального примитива - МАТРИЦА 16х64.Lavr wrote:... если кому вдруг интересно - здесь проекты CPLD в Proteus.
...
CPLD в проектах, кстати, маленькие. Но надо воскурить Help по Proteus.
Вроде там было сказано, что при необходимости можно засимулировать CPLD любого размера.
Ниже - пример, как работать с этой матрицей. Файл JEDEC я написал руками в текстовом редакторе с помощь copy-paste, по принципу, как Shaos вот тутLavr wrote:В общем, в Proteus CPLD делают из специального примитива - МАТРИЦА 16х64.
Я в общем-то сомневался вот по какой причине: ну не помню я слова "терм" из соответствующих курсов ВУЗа...Lavr wrote:... термин: Product Lines. В любом переводчике это звучит весьма глупо...![]()
На мой взгляд, этому термину - Product Lines - соответствует понятие "терм" в отечественной литературе...