Moderator: Shaos
ВГАшное очко было 32-битное. А шина контроллера памяти - 128битная. т.е. в любой позе (плейны-неплейны, 320х200 и етц.) любое 32битное обращение обрабатывалось одним словом (128битным) из памяти.Vic3Dexe wrote: Под ВГА-шиной подразумевается 32-битная память? Ну так такой не имеется. А внутри FPGA хоть 256 бит можно сделать, вопрос ведь в том, как это пропихнуть через 16 бит наружу.
Грандиозно! Где взять такую память в контексте данной темы? И сколько она будет стоить?angry_troll wrote:А шина контроллера памяти - 128битная.
Взять - на ефинде или на али, стоить -- ну одной сдрамки 16-битной тебе хватит для 10мгц 8086, я думаюVic3Dexe wrote:Грандиозно! Где взять такую память в контексте данной темы? И сколько она будет стоить?angry_troll wrote:А шина контроллера памяти - 128битная.
Стоить -- не знаю и не хочу знать, вообще странно обсуждать стоимость копеечных в общем-то чипов в рамках проектов с единичными экземплярами.Как писатель (тему с начала не читал и не планируюПовторюсь для писателей: у меня был один 16-битный физический чип. Который и RAM, и BIOS, и 4 плейна VGA. И обменяться с памятью нужно в пределах шинного цикла проца на 10 МГц.
могу сказать, что даже срамки бывают 10-наносекундные, и отлично работают на 100 мгц как и заявлено. С нюансами, но работают.Так срамка и стоит, 10 нс. На драм ног не хватило.angry_troll wrote:что даже срамки бывают 10-наносекундные, и отлично работают на 100 мгц как и заявлено. С нюансами, но работают.
Что такое PAL, вы смотрели? Это двадцать один 8-битный регистр, т.е. все регистры ATC.newold86 wrote:wire [7:0] PAL_COLOR_RAW = PAL[OUT_COLOR];
Вот ее прекрасно можно раскочегарить до 100мгц, т.е. каждый такт можно будет делать чтение или запись (точнее, подряд чтения или подряд записи). А между чтением и записью придётся вставлять паузу в 1 такт, так как данные на ШД при чтении прилично запаздывают от команды (установки адреса), а шд в обе стороны и однаVic3Dexe wrote:Так срамка и стоит, 10 нс.angry_troll wrote:что даже срамки бывают 10-наносекундные, и отлично работают на 100 мгц как и заявлено. С нюансами, но работают.
Ну так в целом примерно так и есть, только мне хватило 50 МГц (2х25 в противофазе), два "слота" на +, два на -, причем каждые 2 слота все равно быстрее, чем такт клока проца, даже с учетом задержки "минусовых" слотов на полшишечки.angry_troll wrote:Вот ее прекрасно можно раскочегарить до 100мгц, т.е. каждый такт можно будет делать чтение или запись (точнее, подряд чтения или подряд записи). А между чтением и записью придётся вставлять паузу в 1 такт, так как данные на ШД при чтении прилично запаздывают от команды (установки адреса), а шд в обе стороны и одна
...ну это правда если альтера позволяет (есть клок и есть пллка, чтоб фазу подвигать) и разводка платы.
, то понять, куда ушло такое количество ЛЭ, пока не могу...На каком ассемблере писалось ? И в какой среде работаете, если используете какой-то IDE ?Vic3Dexe wrote:Поскольку видео-биос собирается вместе с основным биосом, даю всё, там разбирайтесь.
Извините за назойливость... Такое впечатление, что FASM использовался в каком-то режиме, отличном от "стандартного" ? Просто сходу даже FASM'ом не удалось откомпилировать - ругается на отсутствие кавычек в именах файлов для inlcude, говорит о повторном использовании имен в struc и т.д.Vic3Dexe wrote:Fasm, он же IDE.
