nedoPC.org

Мы тут увлеклись, по сути, простыми микроконтроллерами на основе микропроцессорного семейства 1801.
Но, как выяснилось в процессе обретения "расово верных" микропроцессоров этого комплекта,
Родина не очень-то понимает рыночную экономику и свои "расово верные камни" не пропагандирует
на всех углах, навязывая их желающим оптом и в розницу за отечественные деньги!

Так получилось, что микропроцессоры КМ1801ВМ2 мне по месту достать, видимо, легче,
поэтому я и заинтересовался этим камнем и типовой схемотехникой микро-ЭВМ на его основе.
И тут меня ожидал приятный сюрприз: в Книге 7 - МикроЭВМ. "Учебные стенды" под ред.
Преснухина Л.Н. схема простой микро-ЭВМ под названием УМПК-1801 имелась давно.
Но мне как-то припоминалось, что в ней задействован камень К1801ВМ1, хотя на проверку
оказалось, что в схеме применен ЦПУ аккурат КМ1801ВМ2, что и стало для меня приятным сюрпризом!

Так что с типовым включением микропроцессора КМ1801ВМ2 вопрос можно считать что разрешился,
да и схема микро-ЭВМ УМПК-1801 оказалась ненамного сложнее рассматриваемой нами ранее.


Увеличить

Подробное описание микро-ЭВМ с текстом программы Монитора доступно здесь (стр. 83).

Опции Мониторов довольно схожи. А рассматриваемый нами ранее Монитор выполнен по технологии
адресно-независиого кода, так что в случае чего - есть куда подсмотреть.

К приятной особенности микро-ЭВМ УМПК-1801 можно отнести наличие интерфейсов с магнитофоном
и последовательным каналом обмена типа "Стык С2" (немного не RS-232)...

Ну и есть в схеме еще два "расово-полноценных" вспомогательных камня: К1801ВП1-34 и К1801ВП1-35 ,
один из которых - контроллер параллельного, а другой - последовательного интерфейсов.

Так что, по меньшей мере, уже 3 простых схемы микро-ЭВМ на "расово-полноценных" отечествнных камнях
у нас есть... А значит и есть возможность методом компиляции конструировать что-то похожее, но своё, под
имеющиеся в наличии у каждого собственные компоненты.

вроде бы в этой схемке ипользуется ПЗУ К573РФ3 редкость редкостная. Но по ногам подходит 1801РР1, которые у меня есть, достал вот 6 штук, для таких вот проектов. Они как раз рассово верные этим процессорам. и нам не нужны никакие 588ВГ2

смотрю в этой схеме сигналы ACLO и DCLO формируются вручную тумблерами. может использовать кусок схемы от Отладочного стенда на К1801ВМ1

Ну так я и говорю - на основе 3-х имеющихся схем - схемотехнику покомпилируем.
У меня ведь кроме "расово верных" микропроцессоров КМ1801ВМ2 ничего
другого "расово верного", по видимому, не будет.

Кстати, в схеме есть еще одна "расово-полноценная" БИС - К1801ВП1-33, которую
я как-то "проворонил". Это тоже параллельный интерфейс.

Так что я сейчас предполагаю нарисовать себе узел процессора с привычным набором
сигналов, чтобы все "хитрые особенности" этого проца "сгладить", а потом уже цеплять
к нему самые обычные м/с ОЗУ, ПЗУ, 55-й и 51-порты.

ну могу подкинуть ВМ3, ВМ1. В пластике 1801ВП1-хх почти все доставаемы. так что проблем не будет с комплектухой.

я тут урвал ЦМД модуль ненашенский, а раз он нашелся, автоматом запускается проект по собиранию этого девайса. благо почти все к нему есть, теперь осталось дождаться этого модуля, долго же я его отлавливал

А зачем? Я наше хобби представляю себе так: понять идею и воплотить её потом из тех
комплектующих, что есть в наличии. Я именно так и свой первый "Специалист" делал.

Процессор этот мне сам по себе привлекателен - а всё остальное - как раз и составит
спортивный интерес...

Раз уж мне предложили приобрести КМ1801ВМ2 - то надо и "танцевать" от них.
Тем более, что они своим корпусом в стандартную 40-ногую панельку замечательно сядут!

Поскольку у меня нет никаких аппаратных средств, где можно было бы проверить
работоспособность процессоров 1801ВМ2 методом замены, я озадачился такое
несложное устройство сконструировать, поскольку имеющиеся в доступе 1801ВМ2
чаще всего происхождения неизвестного, и хотелось бы убедиться в их годности,
прежде, чем что-либо на них собирать.

По изучению доступной документации и различных советов здесь на форуме, у меня
вырисовалась следующая схема для проверки работоспособности процессоров 1801ВМ2:


Смотреть

Задающий генератор (DD1.1 - DD1.3) особенностей не имеет, разве что при низкой
частоте кварцевого резонатора могут понадобиться ещё пара конденсаторов для
устойчивого запуска и работы на основной частоте.
В принципе, и мультивибратор здесь должен подойти - такой пример у нас есть.

Триггер DD4.1 формирует на прямом выходе тактовый сигнал CLCI для процессора
вида меандр, инверсный выход триггера (/CLCI) используется для стробирования
второй половины микросхемы 155ТМ2, участвующей в формировании сигнала /RPLY.
Сам сигнал /RPLY формируется как задержанный RC-цепочкой сигнал обращения к
памяти (DIN или DOUT), привязанный по фазе к /CLCI.
К процессору сигнал /RPLY я подвел элементом DD5.1 с открытым коллектором, как
здесь советовали.

Цепь сброса и формирования сигналов запуска процессора (DCLO, ACLO) сделана
по образцу, приведенному в журнале МПСС (элементы DD2.2 - DD2.4).

Сигнал подтверждения "приема адреса" AR сформирован из сигнала /SYNC цепью на
2-х вентилях без инверсии (DD7.2, DD7.3) для того, чтобы при необходимости между
ними можно было добавить времязадающую RC-цепь.

Вентиль DD3.2 типа И-НЕ отслеживает обращения процессора к памяти (/DIN или /DOUT),
но поскольку нас временно интересует только чтение из памяти, то вместо /DOUT
перемычкой S2 на втором входе вентиля задана логическая единица.

По сигналу чтения памяти с выхода DD3.2 включаются вентили DD5.2, DD5.3 с открытыми
коллекторами, которые на увешанной резисторами шине адреса/данных процесора выставляют
логический "0" в разрядах AD5, AD7.
Процессор считывает это число как 00A0h (или 000240о), что есть код операции NOP.

Буферные регистры DD8, DD9 фиксируют по умощненному повторителем сигналу /SYNC текущий
адрес, по которому процессор считывает очередной код операции. Поскольку этот адрес не
используется, буферные регистры адреса нагружены светодиодами, которые, собственно, и
индицируют сам факт целостности процессора при переборе им адресов ячеек памяти в
диапазоне 0000 - 0FFFFH и выполнении искусственно имитируемой команды NOP.

Вход WAKI подключен к общему проводу, что заставляет процессор рассматривать все своё
адресное пространство как непрерывную цепь ячеек памяти и не вспоминать о каких-либо
"окнах обмена".
На все неиспользуемые входы процессора подан сигнал логической "1".

Как это всё должно, на мой взгляд, работать:
Вся обвеска процессора выполнена по схемам, представленным в литературе, обсуждаемой
здесь на форуме. И в принципе с этой обвеской можно реализовать далее любую из них.
Единственным аппаратным трюком является подача двух логических нулей на шину адреса/
данных процессора во время цикла чтения памяти для имитации кода команды NOP.
Вторым трюком, не требующим аппаратной поддержки, является то, что в схеме никак не
обрабатывается запрос процессором стартового адреса из внешнего регистра.

По включению питания или сбросу процессор читает этот внешний регистр, но считает лишь
логические "1" по шине данных от притягивающих резисторов.
Поскольку шина данных работает инверсными сигналами, процессор начнет работу с адреса
0000h.
С этого адреса он получит команду NOP, перейдет к следующему адресу - опять NOP, и так -
во всём диапазоне адресов 0000 - 0FFFFH.

Мне кажется, я ничего существенного не упустил, но поскольку этот процессор для меня новый,
за любую конструктивную критику и замечания - буду благодарен.

Сделал прикидку, как разложить эту схему на девборде, с учетом того, что в итоге надо
ещё будет добавить в окончательную конструкцию 2 буфера данных и 4 МС ОЗУ/ПЗУ.



Здоровая девборда - 900 р. стОит... а так мало влезает в неё... Не ожидал!

а где картинку бредборды взял?

у меня лет пять назад была идея написать веб-программу для хоббистов, которая произвольную цифровую схему раскладывает на бредборду примерно в таком виде как ты нарисовал, плюс генерит пошаговую инструкцию для сборки - типа красный проводок втыкаем сюда и потом сюда, причём с чекбоксами: воткнул проводок - поставил голочку

Сам нарисовал по вот этому образцу...



Tам всё быстро - обычный копипаст групп одинаковых элементов.

Тебе выложить нулёвку без элементов?

Да я наверное что-то подобное применительно к Circuits.CC сделаю - а там всё из отдельных элементиков составляется, т.е. большая картинка не поможет...

P.S. А как ты узнал, что линии питания по середине разорваны?

P.P.S. Или на твоей бредборде они не разорваны? Это конечно засада - медаль тому китайцу, который придумал такой дизайн...

Да никак не узнал - это же картинка из описания девборды с сайта какого-то
её производителя.

А я искал размеры девборд и число дырок в них - пока ещё не купил её себе...
Но когда рисовал - мерял уже свою, купленную девборду.

Проверь, что у твоей шины питания не разорваны по середине, а то Леди Ада помнится сильно плакала о потерянных вечерах по дебаганью бредбордовой схемы...

P.S. Кстати, обычные маленькие дипы занимают внутренние дырки, т.е. справа и слева будет по 4 свободных контакта, а широкий DIP-40 втыкается не по центру - т.е. у него с одной стороны дыр больше чем с другой (2 и 3) - т.е. DIP-40 у тебя правильно изображен, а DIP-14 - нет...

Ну! Это ж - Леди Ада!!!

Я при всех видах монтажа делаю и входную проверку микросхем и
проверяю подводку питания ПРЯМО НА ВЫВОДАХ КАЖДОЙ МИКРОСХЕМЫ!
Очень экономит нервы и время...


Да - я знаю... но я подумал, что при монтаже мне удобнее видеть "внутренности",
так что я погрешил супротив истины для удобства сборки...

логично

Поскольку у меня не было никогда таких девборд - я всё же предварительно поинтересовался,
как и что на них монтируют... И дырки для этого и подсчитывал, как написАл выше..