nedoPC.org

Изучаю тут тайминги обоих. Напомню, что 8085 имеет мультиплексированную шину данных и адреса, т.е. в одном такте на ногах AD0...AD7 присутствует младшая часть адреса (при этом ALE=1), а в следующем - байт с шины данных (который пишется либо читается). Судя по картинкам авторы убрали выдачу байта статуса на шину данных и поставили на его место выдачу младшего байта адреса на шину данных - т.е. по сути с временной точки зрения мало что изменилось (правда некоторые команды стали быстрее, а некоторые наоборот - дольше). Вместо байта статуса есть отдельные сигналы S0, S1 и IO_M, причём:
S0=1 и S1=1 означает вычитку опкода;
S0=0 и S1=1 означает чтение данных (IO_M говорит о том память или порты);
S0=1 и S1=0 означает запись данных (IO_M говорит о том память или порты);
S0=0 и S1=0 означает режим останова.
Получается, что шина данных со стороны памяти может быть задействована под другие нужды когда ALE=1, что случается каждый третий или четвёртый такт...

Даташитка от INTEL для 8085 (из архивов)

Немного не по теме первого сообщения, но интересно - у i8085 шины мультиплексированные, а можно ли у i8080 внешней схемой мультиплексировать шины?

Вроде да - можно аппаратно сделать так, чтобы вместо слова состояния на шину данных выставлялся младший байт адреса

А как? Гугл не помог, документацию изучал, но как это сделать так и не понял.

Ловить SYNC и по нему отрезать шину данных от проца (при этом локально можно ловить слово состояния, чтобы разделить доступ к памяти и портам), записывая на внешнюю шину данных младшее слово адреса аналогично 8085 при этом SYNC будет выполнять роль ALE:

Мне просто любопытно - а зачем ???

Ну например чтобы подключить существующую 8085 периферию к 8080…

Спасибо, натолкнули на решение. Буду пробовать.