Moderator: Shaos
Мне уже подсказали пару дней назад, что DSP у SB - просто 8051, и я сразу же подумал о такой эмуляции.Tronix wrote:То есть такая эмуляция через эмуляцию для эмуляции, ну вы понимаете о чем я -)
Дык я ж и предлагаю решение - открывать руководство программиста в этом случае вообще не надо. Надо только подтянуть в FPGA ядро 51 контроллера и подключить его к шине согласно схеме принципиальной из архива. И DAC подсмотреть по схеме куда подключить. Вообщем-то все. А, ну и в ядро 51 залить прошивку, опять таки из архива, готовую.newold86 wrote: А возни с SB, судя по руководству программиста, просто офигеть...
Готовы взяться ?Tronix wrote:Дык я ж и предлагаю решение - открывать руководство программиста в этом случае вообще не надо. Надо только подтянуть в FPGA ядро 51 контроллера и подключить его к шине согласно схеме принципиальной из архива. И DAC подсмотреть по схеме куда подключить. Вообщем-то все. А, ну и в ядро 51 залить прошивку, опять таки из архива, готовую.
Работающую плату могу подарить...Ээээ, не. Я только в EPM7464 микросхемки в квартусе II рисовал и линиями соединял. На этом мои познания о FPGA заканчиваются. Мне наверное проще будет МГТФ-ом этот ванин бластер спаять ))newold86 wrote:Готовы взяться ?
Если вспомнить, через какую попу автогеном делается так называемое DMA в оригинальной XT, то всё встанет на свои места. Сам вспомнил это неожиданно, минут через 5 после того как этот Ваш пост зацепил мозги.newold86 wrote:...Практически уверен, что это цикл DMA регенерации памяти ...Так вот, по каким-то совершенно непонятным пока для меня причинам после такого цикла при следующей выборке из ROM сигнал ALE почему-то не выставляется !!!
Я, кстати, дополнительно возгордился своей XTC3 - она ведет себя совершенно аналогично "настоящей" XT даже в этом нюансеMixa64 wrote:Если вспомнить, через какую попу автогеном делается так называемое DMA в оригинальной XT,
Ну взял бы поиграться!Tronix wrote:Ээээ, не. Я только в EPM7464 микросхемки в квартусе II рисовал и линиями соединял. На этом мои познания о FPGA заканчиваются.newold86 wrote:Готовы взяться ?
И знания по FPGA бы расширил! Чего ты? 
Да ну, вещь дорогая, сломаю еще... Знаний нет, приборов нет.. Не, увы, не мой уровень. В смысле мне есть к чему стремится.Lavr wrote: Ну взял бы поиграться!
Ну если ты считаешь, что у тебя знаний нетTronix wrote:Знаний нет...
, то я должен тебя без лести заверить, что по улицам ходят просто ТОЛПЫ ДАУНОВ! Серьезно? Теперь уже я заинтригован. В оригинальной XT DMA это не отдельный цикл, а сформированный искусственно, в то время, пока процессор задержан по READY. ALE уже случился, DMA свое дело сделал, и уж потом делается цикл процессора на шину, в некотором смысле тоже "самодельный" (с самодельным началом).newold86 wrote:Я, кстати, дополнительно возгордился своей XTC3 - она ведет себя совершенно аналогично "настоящей" XT даже в этом нюансеMixa64 wrote:Если вспомнить, через какую попу автогеном делается так называемое DMA в оригинальной XT,
Так я, фактически, описал на VHDL схему прямо из PC XT Technical Reference. Причем, как сейчас вспоминаю, именно над тем куском у меня вообще мозги плавились - до сих пор не понимаю, зачем так извращенно нужно было делать...Mixa64 wrote:Серьезно? Теперь уже я заинтригован. В оригинальной XT DMA это не отдельный цикл, а сформированный искусственно, в то время, пока процессор задержан по READY. ALE уже случился, DMA свое дело сделал, и уж потом делается цикл процессора на шину, в некотором смысле тоже "самодельный" (с самодельным началом).
И вот так извращение было смоделированоnewold86 wrote:Так я, фактически, описал на VHDL схему прямо из PC XT Technical Reference. Причем, как сейчас вспоминаю, именно над тем куском у меня вообще мозги плавились - до сих пор не понимаю, зачем так извращенно нужно было делать...Mixa64 wrote:Серьезно? Теперь уже я заинтригован. В оригинальной XT DMA это не отдельный цикл, а сформированный искусственно, в то время, пока процессор задержан по READY. ALE уже случился, DMA свое дело сделал, и уж потом делается цикл процессора на шину, в некотором смысле тоже "самодельный" (с самодельным началом).
Не, круто! Хм... вообще говоря, на шине есть сигнал /REFRESH (B19), как грицца, спешиал фо ю. Т.е. он говорит всем шинным клиентам, что это цикл регена, и на него нужно положить с прибором, т.е. не декодировать адрес и вообще не реагировать, если нет DRAM, требующей регена.newold86 wrote:после такого цикла при следующей выборке из ROM сигнал ALE почему-то не выставляется
Либо я плохо объяснил, либо Вы невнимательно прочитали... Я никак на циклы DMA не реагирую, в т.ч. не жду в них каких-то сигналов. Проблема в том, что после такого цикла в уже нормальном цикле не выставляется сигнал ALE.Vic3Dexe wrote:Ладно еще ваша карта реагирует на рефреши, что странно само по себе, но почему вы ждете ALE в циклах DMA?
