Трёхпроводная троичка

[TernarySystem]

Именно поэтому троичные системы быстрее двоичной.

Именно поэтому 16-ти битный процессор быстрее 8-битного, а 32-х битный еще быстрее, а 64-битный... ну и так далее. Это очевидная весч. Но есть одно но - если пользовать сколькиугодно проводную троичность (кроме однопроводной) то никакого выигрыша по сравнению с двоичным кодом не получится (а по моему имхе будет даже проигрыш)

...проиграш будет в железе (громозкость которая на интегральном уровне создаст дополнительные проблемы: гонки, дополнительное тепловыделение)

[AndrejKulikov]

Именно поэтому троичные системы быстрее двоичной.

Именно поэтому 16-ти битный процессор быстрее 8-битного, а 32-х битный еще быстрее, а 64-битный... ну и так далее. Это очевидная весч. ...

Вы путаете "ичность" и количество разрядов процессора. Соизмерение быстродействия сумматоров и АЛУ разной "ичности" подразумевает их приведение к соответствующим разрядностям.
Например, четверичный четырёхразрядный (четырёхквадритный) сумматор имеет длину в битах одинаковую с 16-ти битным двоичным сумматором, но складывает быстрее двоичного сумматора из-за большей "ичности". Двухразрядный (двухоктитный) восьмиричный сумматор, имеющий в длину те же 16-ть битов, из-за большей "ичности", складывает ещё быстрее, а одноразрядный (одногексадецитный) шестнадцатиричный сумматор, имеющий в длину те же 16-ть битов, из-за большей "ичности", складывет ещё быстрее.

[AndrejKulikov]

Именно поэтому троичные системы быстрее двоичной.

Именно поэтому 16-ти битный процессор быстрее 8-битного, а 32-х битный еще быстрее, а 64-битный... ну и так далее. Это очевидная весч. Но есть одно но - если пользовать сколькиугодно проводную троичность (кроме однопроводной) то никакого выигрыша по сравнению с двоичным кодом не получится (а по моему имхе будет даже проигрыш)

Троичная трёхбитная ("трёхпроводная") физическая система и троичная двухбитная ("двухпроводная") физическая система быстрее и двоичной физической системы и троичной "однопроводной" (трёхуровневой) физической системы, о чём и написано в исследовании Быстродействие физических систем передачи данных.
Кроме физического уровня, троичные системы быстрее двоичной системы и на логическом уровне из-за большей "ичности", вот только в трёхуровневой ("однопроводной"), при переходах из -1 в +1 и из +1 в -1, всегда будет фиксироваться состояние "0", что приведёт к ложным срабатываниям в следующих логических элементах схем.
Но, из-за большей "ичности", четверичная система быстрее и двоичной и троичной.

[AndrejKulikov]

Именно поэтому троичные системы быстрее двоичной.

Именно поэтому 16-ти битный процессор быстрее 8-битного, а 32-х битный еще быстрее, а 64-битный... ну и так далее. Это очевидная весч. Но есть одно но - если пользовать сколькиугодно проводную троичность (кроме однопроводной) то никакого выигрыша по сравнению с двоичным кодом не получится (а по моему имхе будет даже проигрыш)

...проиграш будет в железе (громозкость которая на интегральном уровне создаст дополнительные проблемы: гонки, дополнительное тепловыделение)

Аппаратные затраты в сумматоре Когге-Стоуна больше, чем в сумматоре Штибица, т.е. он более "громоздкий", соответственно и больше тепловыделение, но, из-за большего быстродействия, сумматор Когге-Стоуна стал де факто промышленным стандартом и именно он, а не сумматор Штибица, находится внутри процессора и вашего компьютера.

[petrenko]

.. всегда* детектируется состояние "0", что приведёт к ложным срабатываниям** в последующих элементах схем ...

Да ну !
Прям "всегда"* ?
А мы то необразованные и не знали ...

И ложные срабатывания** - тоже обязательные ?

( а, ну да, ведь у некоторых любителей "единственно верных" теорий Z-сосотяние именуется чуть ли не "четверичностью" и в него(по ентим "тоериям") переход из "0" ну никак не возможен .. реальные м.о.п.-у.п.т.-ключи отдыхают в сторонке )

Ай яй яй .. что ж теперь делать, ведь отныне все тримуксы не могут работать
( по "теории" ,согласно рисункам и моделям )

___ ___ ___
/-Просьба к хозяину : сии особо ценные новые теории перенести в отдельные, особо важные темы, где им и их авторам будет уделено соотв. внимание и почитание. -/

upd : Поелику просьба ^ выполнена, премного благодарим !

___ ___ ___

.. и поместить "petrenko" в соответствующее место ..

Благодаря хозяину ответ "petrenko" уже помещён в самое соответствующее место - рядышком с Вами, в Вашу важную и особо почитаемую тему - "трёхпроводичку" . Аминь.

И да вдохновит сие Вас писать важныя и душеполезныя изследования теоретической теории паки и паки .

И да почитают Ваши важныя сообщения разныя читатели.

[AndrejKulikov]

.. всегда* детектируется состояние "0", что приведёт к ложным срабатываниям** в последующих элементах схем ...

Да ну !
Прям "всегда"* ?
А мы то необразованные и не знали ...

И ложные срабатывания** - тоже обязательные ?

( а, ну да, ведь у некоторых любителей "единственно верных" теорий Z-сосотяние именуется чуть ли не "четверичностью" и в него(по ентим "тоериям") переход из "0" ну никак не возможен .. реальные м.о.п.-у.п.т.-ключи отдыхают в сторонке )

Ай яй яй .. что ж теперь делать, ведь отныне все тримуксы не могут работать
( по "теории" ,согласно рисункам и моделям )


Просьба к хозяину : сии особо ценные новые теории перенести в отдельные, особо важные темы, где им и их авторам будет уделено соотв. внимание и почитание.

Читателям:
По модели троичного трёхуровневого ("однопроводного") логического элемента псевдоинвертора Лукасевича (InvL, NOTL, FT1N5) (загрузить онлайн HTML5-версию симулятора Circuit Simulator с моделью) каждый читатель может убедиться, что при переключениях из -1 в +1 и из +1 в -1 на одной трети времени переключения всегда детектируется состояние "0", что приведёт к ложным срабатываниям в последующих элементах схем, о чём и написано в топике
Трёхуровневый ("однопроводный") псевдоинвертор Лукасевича, и поместить "petrenko" в соответствующее место.

[Shaos]

Чтобы ложных срабатываний небыло надо мозги применить и какую-никакую синхронизацию с тактирующими сигналами, как у всех больших дядей сделано в двоичных процессорах...

P.S. Молиться на трёхпроводичку можно только в этом топике - в другие места вашу галиматью не пишите пожалуйста

[AndrejKulikov]

Чтобы ложных срабатываний небыло надо мозги применить и какую-никакую синхронизацию с тактирующими сигналами, как у всех больших дядей сделано в двоичных процессорах...

P.S. Молиться на трёхпроводичку можно только в этом топике - в другие места вашу галиматью не пишите пожалуйста

"Дядя", при "синхронизации с тактирующими сигналами" при переходах из -1 в +1 и из +1 в -1 будут фиксироваться всё те же нулевые состояния только синхронно с тактирующими сигналами.

[Shaos]

предлагаю ознакомиться с моими наработками в этом форуме, где троичные схемы тактируются последовательностями NOPONOPONOP и всё замечательно определяется как надо, т.к. сигнал данных меняет своё состояние МЕЖДУ синхроимпульсами, а не вместе с ними...

[AndrejKulikov]

предлагаю ознакомиться с моими наработками в этом форуме, где троичные схемы тактируются последовательностями NOPONOPONOP и всё замечательно определяется как надо, т.к. сигнал данных меняет своё состояние МЕЖДУ синхроимпульсами, а не вместе с ними...

3LCTSynchro.JPG

Читателям:
Как можно заметить на рисунке "... сигнал данных меняет своё состояние МЕЖДУ синхроимпульсами, а не вместе с ними...", что приводит к небольшой задержке всё тех же самых переключений с теми же самыми состояниями и с теми же самыми переходами через среднее (в данном случае нулевое) состояние и с теми же самыми ложными срабатываниями в последующих логических элементах схемы.

[TernarySystem]

предлагаю ознакомиться с моими наработками в этом форуме, где троичные схемы тактируются последовательностями NOPONOPONOP и всё замечательно определяется как надо, т.к. сигнал данных меняет своё состояние МЕЖДУ синхроимпульсами, а не вместе с ними...

3LCTSynchro.JPG

Читателям:
Как можно заметить на рисунке "... сигнал данных меняет своё состояние МЕЖДУ синхроимпульсами, а не вместе с ними...", что приводит к небольшой задержке всё тех же самых переключений.

...я думаю что ни как, здесь нужно другое решение - когда логические уровни разместятся как треугольник и тогда синхронизация будет не нужна вовсе (при этом элемент будет иметь меньше компонентов).

[Shaos]

естественно есть задержка до следующего строба - так работают синхронные схемы
а если мы уходим в асинхронщину, то на тебе гонки, глитчи и ложные срабатывания...

[AndrejKulikov]

...я думаю что ни как, здесь нужно другое решение - когда логические уровни разместятся как треугольник и тогда синхронизация будет не нужна вовсе (при этом элемент будет иметь меньше компонентов).

Логические состояния "размещаются как треугольник" в троичной трёхбитной ("трёхпроводной", 3B BCT) физической системе и в троичной двухбитной ("двухпроводной", 2B BCT) физической системе, при этом "синхронизация не нужна вовсе".

TernaryGraphs.JPG

[TernarySystem]

...я думаю что ни как, здесь нужно другое решение - когда логические уровни разместятся как треугольник и тогда синхронизация будет не нужна вовсе (при этом элемент будет иметь меньше компонентов).

Логические состояния "размещаются как треугольник" в троичной трёхбитной ("трёхпроводной", 3B BCT) физической системе и в троичной двухбитной ("двухпроводной", 2B BCT) физической системе, при этом "синхронизация не нужна вовсе".

...нет, просто элемент должен быть троичным ключом или схемотехническим решением при помощи двух компонентов (например два транзистора - один как управляющий а другой информационный).

[TernarySystem]

уходим в асинхронщину, то на тебе гонки

ложные срабатывания

Это мне понятно, но как любителю в электронике можно подробней про

глитчи

Гугля всё про арт и музыку. Имеются в виду импульсные помехи?

имел ввиду импульсную помеху... думаю так.