Троичный RISC-V

[imsushka]

как может троичный комп быть совместимым с двоичным ??????????????????
и как он может быть бинарно совместим ???????????

троичный это -1,0,+1 или NOP
двоичный - 0 и 1
троичный натянутый на двоичный (точнее четвертичный) это 11,00,01.
и теряется 10.
тоесть нет выигрыша троичново, есть даже проигрыш двоичного

натягивание совы на глобус

если делать троичный, то делать троичный

[askfind]

как может троичный комп быть совместимым с двоичным ??????????????????
и как он может быть бинарно совместим ???????????

троичный это -1,0,+1 или NOP
двоичный - 0 и 1
троичный натянутый на двоичный (точнее четвертичный) это 11,00,01.
и теряется 10.
тоесть нет выигрыша троичново, есть даже проигрыш двоичного

натягивание совы на глобус

если делать троичный, то делать троичный

[quote]как может троичный комп быть совместимым с двоичным ?[/quote]

Смотрим спецификацию RISC-V ISA в части инструкций с плавающей запятой. Фактически в процессоре два типа данных UINT32 и FLOAT, которые реализованы в "железе" на аппаратном уровне.

Можно расширить систему команд, описание RISC-V ISA, как сделала автор статьи:

Давыденков А.С. студент

УДК 004.2
Смоленский филиал Московский энергетический институт (г. Смоленск, Россия)
РАСШИРЕНИЕ БАЗОВЫХ КОМАНД ПРОЦЕССОРА НА БАЗЕ RISC-V КОМАНДАМИ НЕЧЕТКОЙ ЛОГИКИ
Аннотация: в работе приведены примеры нечетких команд, которые могут быть добавлены в стандартный набор команд в процессоры на базе архитектуры RISC-V.
Ключевые слова: нечетка логика, процессор, архитектура.

и как он может быть бинарно совместим ?
Итого: Современные процессоры имеют в архитектуре бинарную реалиазцию, модули с плаающей запятой, с фиксированной запятой и всякие другие.

"Мой велосипед" - заменить биты на триты. Под "бинарная совместимость RISC-V" понимаю режим работы процессора, в котором бинарная прошивка для RV32I будет выполняться на "железе" TRIT-RV32I.

троичный это -1,0,+1 или NOP
двоичный - 0 и 1
троичный натянутый на двоичный (точнее четвертичный) это 11,00,01.
и теряется 10.

теряется 10.

В документации по "Сетунь" из 1958 года написано как выполнять проверку работоспособности машины по индикации. Напомню. Использовались две лампочки. Диагностика троичного элемента: Состояние "11" является аварийным.

В "железном" TRIT-RISC-V на аппаратном уровне планирую сделать аппаратную самодиагностику каждого трита. Это позволит определять ненадёжную работу вычислительной системы с точностью до трита, выполнять аппаратный stop.


Более подробно читайте мою публикацию в научном журнале. Был советский опыт создание надёжных цифровых элементов и процессора на числах фибоначчи. Реализация аппаратной избыточности:
https://t.me/setun_1958/1/19055

Тринарный процессор как уникальная технология будущего

Статья "«Тринарный процессор как уникальная технология будущего»" в научном научном журнале "Вестник современных цифровых технологий". Научно-практический журнал. №22 МАРТ 2025, www.c3da.org, ISSN 2686-9373

На мой взгляд получилась достойная статья по истории вычислителей на основе троичной, троично-симметричной системах; истории создания вычислителей на основе чисел фибоначчи. Действительно (!) позволяет в будущем строить высонадёжные, самодиагностирующие, в реальном времени, троичные вычислители.

Для бинарных цифровых систем создана эко-среда проектирования "железа", программного обеспечения, систем проектирования заказных систем, проектирование цифровой электроники на fpga.


Надо быть глупцом и упрямым и "начать изобретать свой велосипед". Для сокращения сроков постройки собственного троичного процессора необходимо использовать бинарную инфраструктуру.

[askfind]

Отладка ввода данных из строки в параметре команды троичного эмулятора

Code: Select all

void set_trytes_from_str(tr8 *dst, const char * const src, int N)

[/b]

Code: Select all

$> ./main -a -m -d "01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F" 1

Копировать байты в троичную память RAM с адреса RAM[0]

Emulator computer architecture 'TRIT-RISC-V':
Version: 0.04
Author: Vladimir V.I.
E-mail: askfind@ya.ru

[ Emulator TRIT-RISC-V : T-RV32I ]

Dump ternary RAM[243]:
-5 : 0000 0000 0000 0000
-1 : 0000 Z000 3000 0000
3 : 0000 0000 0000 0000
7 : 0000 Z000 X000 0100
11 : 0000 0000 0000 0000
15 : 0000 Z000 3000 0000
19 : 0000 0000 0000 0000
23 : 0000 Z000 X000 0Z00
27 : 0300 0000 0000 0000
31 : 0000 Z000 3000 0000
35 : 0000 0000 0000 0000
39 : 0000 Z000 X000 0100
43 : 0000 0000 0000 0000
47 : 0000 Z000 3000 0000

[askfind]

Проектирование инструкций троичного процессора TRIT-RISC-V

Идея сделать двоичную совместимость с процессором RISC-V (RV32I)

Далее, надеюсь, опытные инженеры разработчики помогут внести изменения в описание инструкций троичного процессора.