[Z180] Теневое ОЗУ/ПЗУ

Vasil Ivanov · Post by **Vasil Ivanov** » 20 Sep 2010 09:43

HardWareMan wrote:
Vasil Ivanov wrote:P.S. Огорчил один момент - z8s180xx имеет пару каналов DMA, но 8-ми битных, а винты общаются при DMA-режиме только словами (16-бит). А так было бы очень заманчиво заюзать винты в этом режиме. Как пишут у zilog-а в мануале пропускная способность dma-режима 1 байт на клок, т.е. при 6 МГц тактовой имеем 6 Мб/сек.
В курсе, что ИБМовсцы применили аппаратный "трюк" для тех же винтов (для переноса данных)? Ты можешь поступить так же, лол.

Какой ?. Типа винт (в dma-режиме) передает за раз одно слово (16 бит), а схема передает (на 8-bit шину данных) его за два приема - сперва младший, потом старший байты, далее снова обращается к винту. Просвети про аппаратный трюк, если конечно не шибко влом.

HardWareMan · Post by **HardWareMan** » 20 Sep 2010 21:24

Vasil Ivanov wrote:Просвети про аппаратный трюк, если конечно не шибко влом.

Ну, у х86 при обращении к шине как х8, х16 и х32 есть разные сигналы управления, которые четко анализируются чипсетом. Поэтому, есть возможность "спрятать" старшую часть регистра данных за регистром управления. Пышто для схемы обращение к байту и слову будут различаться. Ты можешь сделать так же, немного усложнив схему: ОЗУ делаешь как 16 бит, а для процессора используешь его А0 как выбор между байтами. Усложнение заключается в добавлении 2х245 для развязки, элемента управления ими.

Vasil Ivanov · Post by **Vasil Ivanov** » 24 Sep 2010 05:56

HardWareMan wrote:
Vasil Ivanov wrote:Просвети про аппаратный трюк, если конечно не шибко влом.
Ну, у х86 при обращении к шине как х8, х16 и х32 есть разные сигналы управления, которые четко анализируются чипсетом. Поэтому, есть возможность "спрятать" старшую часть регистра данных за регистром управления. Пышто для схемы обращение к байту и слову будут различаться. Ты можешь сделать так же, немного усложнив схему: ОЗУ делаешь как 16 бит, а для процессора используешь его А0 как выбор между байтами. Усложнение заключается в добавлении 2х245 для развязки, элемента управления ими.

Была у меня мысль о 16-ти битной памяти и адресным A0 для разделения четных/нечетных байтов, но все уперлось в элемент управления. Вобщем есть еще о чем думать.