nedoPC.org

Задался я таким вопросом, как сделать инвертор из D-триггера(TTL, 555ТМ2\74ls74), погуглил, увидел,к примеру, что такой вопрос возникает не только у меня.
Прикинул схему в протеусе

все работает, и вопрос, вообщем то такой, использовал ли кто подобное решение, как у него с повторяемостью?

а вход синхронизации по какому фронту работает ?

0->1

То есть по 0->1
верхний триггер "включается",
а нижний "выключается"
Правильно ???

А что происходит по 1->0 ?

Не понимаю, что значит, включается-выключается?
на картинке два возможных варианта включения D-триггера в режиме инвертора.
для верхней схемы инвертированный сигнал снимается на прямом выходе(ножка 5 ), а для нижней схемы инвертированный сигнал снимается на инверсном выходе(ножка 8 ).

то, что должно происходить согласно даташиту...
верхняя схема прямой выход устанавливает в 1, тк входной сигнал приходит на SET, а нижняя прямой выход устанавливает в 0, тк входной сигнал приходит на RESET.
В конкретно приведенной схеме есть подвох, он заключается, в одномоментности входного сигнала на ножках SET и CLK (RESETи CLK). Если сигнал на CLK задержать на RC цепочке, то проблем не будет вообще.

ну а что бы не работать, коль эмуляция такая.
Первоисточники говорят о другом, вот картинки для анализа.

Mixa64, а поясните недалеким, что именно они "ГОВОРЯТ",
а то вот лично я - недопонимаю .....

Отправил в личку, чтобы никого не лишать удовольствия разобраться без подсказок.

С RC-цепью работает даже вот в таком виде:

Хотя в таком виде триггерные схемы считаются плохо.
Но тут всё понятно: имеющий приоритет асинхронный /S - сняли и через T~RC "защелкнули"
задержанным фронтом на С уровень D = 0.

Остальные варианты и без RC-цепи работают:


Но тут надо помнить, что в цифровых цепях не моделируются фронты, а лишь задержки.
Реально, я думаю, всё будет зависеть от того на каком уровне фронта будет защелкивание.
Если /S в этот момент будет уже снят, то сработает нормально.

Я всегда делал так: