"One-TRIBBLE == 3*trit"

[petrenko]

"One-TRIBBLE == 3*trit"
- Использование наших наработок по малоразрядным CPU в переложении для троичного трёх-тритового.

Собственно полагаю такая разрядность будет оптимальной для начала, ну и вполене в духе околонедоПЦшности.

Сам термин я прочитал на другом форуме у одного уважаемого человека и мне кажется это вполне логично. По аналогии :
{0,1}==бит ~ {-1,0+1}==трит ;
4_бита==1_ниббл ~ 3_трита==1_триббл ;
2_ниббла==1_байт ~ 3_триббла==1_трайт ;

Архитектуры можно попробовать самые разные. Те что рассматриваются в теме про 4-битные процессоры вполне могут быть переложены в трёх-тритные, то есть одно-триббловые.

Итак , судари, приступим к обсуждению !

[Shaos]

Уже обсуждалось много-много лет назад:

viewtopic.php?t=125&highlight=tribble

Есть мнение, что "триббл" это не 1/2 6-тритового трайта, а 1/3, т.е. 2 трита

Ну и 3-тритная архитектура у нас уже имеется

[petrenko]

Я всё же склоняюсь к тому, что трайт должен быть не шести-, а девяти-тритовым, тогда всё становится логично и стройно - ТРИББЛ==1/3(девяти-тритового трайта)
А 6-тритовый - это было явное отступление от логики в силу аппаратной дефицитности тех времён..
Проект "тринити" интересен (я читал ветку), но, согласитесь, возможны и ещё какие-либо архитектуры, а их как раз можно брать из одно-ниббловых, благо идей там много, так ведь ?
И ещё неплохо бы наконец всё же упорядочить форматы данных для троичных систем.

[Lavr]

А какая разница по большому счёту-то?

Если разработали схему под шести-тритовое устройство, оно что - перестанет
работать, если мы расширим его до девяти тритов?

4-битные просто аппаратно проще байтовой конструкции, поэтому байт можно
обработать в 2 захода.
Я склонился к 4-битовым конструкциям на рассыпухе, чтобы не плодить монстров,
которых никому (в том числе и мне) неохота воплощать в железе.

Но удачные примеры EDUC-8 Microcomputer и Kenbak-1 показали мне, что в любительских
конструкциях и однобитный ЦПУ - вполне даже приемлем, притом что зело снижает
число корпусов в конструкции без видимого ухудшения результата...

Тот же Kenbak-1 - молотит уверенно на 1 МГц - и "не кашляет", можно и частоту приподнять.

Так что мне кажется, спор о разрядности несколько преждевременен и непринципиален.

[petrenko]

4-битные просто аппаратно проще байтовой конструкции, поэтому байт можно
обработать в 2 захода.
... показали мне, что в любительских
конструкциях и однобитный ЦПУ - вполне даже приемлем, притом что зело снижает
число корпусов в конструкции без видимого ухудшения результата...
.

Вот это правильно : "можно обработать в n заходов" данные любой длины.
Однобитный или в троичном варианте однотритный процессор приемлем и аппаратно зело компактнее, впрочем.. не совсем. Тот же 1815вф3 принимает данные по одному разряду, старшими вперёд, но при этом всё таки в обработке находятся в каждом цикле ~ 4 разряда. Таким образом триггеров всё равно как для 4 разрядов, да с учётом ещё и УУ по аппаратным лучше всё же одно-ниббловый, ну а в троичном варианте соответственно одно-триббловый.
Надо предусмотреть, чтобы обязательно была возможность обработки данных любой длины, в n заходов, разумеется.
А типы данных чтоб соответствовали определённому формату, где данные в старших разрядах определяют свою длину и даже определяют набор операций и методов обработки, допустимых по отношению к ним самим. То есть поля "тип" и "длина"(сами также переменной длины для разных длин и типов) должны присутствовать и идти первыми по последовательным каналам ввода данных в АЛУ.

[Lavr]

То есть поля "тип" и "длина" ... должны присутствовать и идти первыми по последовательным каналам ввода данных в АЛУ.

Теперь было бы неплохо взглянуть на схему троичного АЛУ... пусть даже - однотритного!..

[petrenko]

Как я уже сказал, в первую очередь хотелось бы сконцентрироваться на УУ и формате микрокода.
АЛУ (возможно те, кто со мной обсуждает уже эн-ное время, ну и некоторые из тех, кто читает наши обсуждения уже догадались ) я собираюсь "замутить", приспособив готовую ИМС и дополнив её конвертером, нормализатором, и этим самым АЛУ заняться во вторую очередь.
А вот УУ должно обеспечивать воспрятие команд ( они пойдут по отдельной шине, т.е., как Вы мне разъснили в другой ветке, это вроде как похоже на "принстон" архитектуру ), их дешифрацию, выдачу сигналов АЛУ и др. узлам процессора, а также управлять коммутацией потоков данных по шинам данных. Данные( и команды ) считаю целесообразным передавать по последовательным шинам.

[Lavr]

АЛУ я собираюсь "замутить", приспособив готовую ИМС и дополнив её конвертером, нормализатором, и этим самым АЛУ заняться во вторую очередь.

Я не совсем понял, эта "готовая ИМС" способна работать в троичном коде,
что есть намерение воплотить на ней троичное АЛУ?

[petrenko]

Ну мы же с Вами из тех времён ещё, надо читать и между строк. ( в каждой шутке есть доля шутки )
Главное, что та ИМС работает в знакоразрядном коде. Для сопряжения с уравновешенным троичным знакоразрядным и потребуется переконвертация и нормализация.
И вообще Арифметическое Устройство - всего лишь исполняющий узел, Устройство Управления - вот что самое главное !
И ещё приходится сверять с патентами, между прочим ! Чтоб "не нарваться", так сказать. Ну и не изобретать велосипед.

Кстати Вы говорили, что "длинный микрокод зело всё упрощает"- как полагаете, хватит ли девяти тритов длины микрокода или всё же длинный - это 27 тритов ?

[Lavr]

Ну мы же с Вами из тех времён ещё, надо читать и между строк.

Меня в этом умении постоянно упрекает местный админ, но у меня нет такой привычки
по отношению к техническим текстам.
Возможно это и повлияло на мой выбор профессии...

Кстати Вы говорили, что "длинный микрокод зело всё упрощает"- как полагаете, хватит ли девяти тритов длины микрокода или всё же длинный - это 27 тритов ?

Я сейчас интересуюсь конструкциями древних ламповых компов авторства
отечественных корифеев микропроцессорной техники...

Так вот у Лебедева, если меня память не подводит, длина слова как бы не 47 бит!
У него там сразу адреса двух источников и приёмника и аргумент и знаки!

Честно говоря, чем больше читаю, тем больше меня терзает очень непатриотичная мысль...
А может быть волюнтаристское решение копировать IBM360 и было экономически верным.
Иначе мы не на гонке вооружений, может быть, страну бы разорили...

[petrenko]

Хм-м-м Если три адреса, да ещё флаги, да указания исполняющим узлам, то какие же длины этих трёх адресов ? по 14 бит ? или короче ?
47 битам будут равноценны ~ 34трита
Хотя зависит от назначения отдельных полей микрокода, конечно.

[Lavr]

Хм-м-м Если три адреса, да ещё флаги, да указания исполняющим узлам, то какие же длины этих трёх адресов ? по 14 бит ? или короче ?

Ты знаешь, это аж раздражать меня стало - прочитать доступно подробно
и популярно про отечественные разработки в инете трудно весьма...

Наследие секретности былой что-ли...

А вот про старьё от IBM - пожалуйста! Хоть альбомы схем скачивай...
(Я, конечно, утрирую слегка...)

[petrenko]

Да и меня это тоже не очень радует.
Зато развивает способности к поиску..

В общем по теме думаю, что непосредственно в полях микрокода адреса не надо располагать - это как то сильно "раздувает".
Ну разве только адреса регистров. А память адресовать косвенно.
27 тритов пожалуй как-нибудь хватит.
Регистров надо взять только самое необходимо-минимальное количество, пожалуй 9 хватит, но для быстрого переключения в прерывания и подпрограммы вообще придётся три банка по 9 регистров, то есть 27. И пообъединять их в "особые тройки", ну типа как в 8080 они в пары сгруппированы. Стало быть 27 одно-триббловых регистров, что требует 81 тристабильную ячейку.
Сколько, какое минимальное количество полевых транзисторов потребует одна тристабильная ячейка ?
Вроде обсуждали трёх-уровневую ячейку, но что-то там сильно больше элементов и сложновато - это не слишком хороший вариант, мне не нравится.
Какие ещё варианты, чтобы именно минимальное количество полевых транзисторов ?

[Lavr]

В общем по теме думаю, что непосредственно в полях микрокода адреса не надо располагать - это как то сильно "раздувает".
Ну разве только адреса регистров.

Я с тобой не могу согласиться, именно потому, что я обширно копаюсь во всех этих
старых и не очень конструкциях, чтобы для себе выяснить преимущества
и недостатки тех или иных решений.
Тут ситуация по типу - "нос вытащили, хвост увяз"... И однозначных
рецептов просто нет! Очень многопараметровая задача - процессор!

Вот тут один джентльмен неплохо суммировал что-почем в широкой шине...
Почитай его рассуждения: компактно убедительно и логично изложил.

Сколько, какое минимальное количество полевых транзисторов потребует одна тристабильная ячейка ?
Вроде обсуждали трёх-уровневую ячейку, но что-то там сильно больше элементов и сложновато - это не слишком хороший вариант, мне не нравится.
Какие ещё варианты, чтобы именно минимальное количество полевых транзисторов ?

В тристабильном NAND минимальное число ключей вот такое:



Уж нравится оно тебе, или нет...

Причем получается ещё и нетехнологично, как мне кажется, т.к. ключи не одинаковые.
Хотя, наверное, в планарном процессе это и не так важно...


PS. Для троичности хорош базовый элемент который сам по себе имеет 3 состояния.
Как кольца у Брусенцова. Он, умница, выиграл на том, что обратил в преимущество
то, что другие либо не использовали, либо считали даже недостатком...

[petrenko]

Вот, накалякал (ужас, но чем было)
http://radiokot.ru/forum/download/file.php?id=128517
Вот такая тристабильная ячейка получается..
Что скажут специалисты ?
(Сильно не ругайте за рисование и неправильное вставление рисунка, а по существу, пожалуйста.)