Z80 Finite State Machine

Posted: 08 Jun 2013 13:07 Post subject:

Срисовал транзисторы блока АЛУ, получилось 4 почти одинаковых блока примерно по 150 транзисторов в каждом. Почти - потому что в блоках (1 блок - 2 бита данных и 1 бит АЛУ) есть некоторые различия, но пока я на них не хочу останавливаться. В дальнем конце АЛУ засунут маленький, но очень запутанный блок, по-моему это для daa, его пока не рисовал.

Есть проблема. Я нарисовал транзисторы, выделил более сложные структуры, даже есть какое-то понимание, но выразить так, чтобы это понял кто-то другой...

Я тут порассуждаю вслух, вы не против?

Внутренняя шина данных делится двумя коммутаторами на три части:
1. старший байт регистров, АЛУ
2. младший байт регистров, выходы формирователей флагов и коррекции для daa (00h, 06h, 60h, 66h)
3. instruction register, выводы D0...D7 (выводы как-то путаются, но вроде подключены сюда)
То есть на картинке, которая из книги, "поперечные ромбики" это и есть коммутаторы (по 8 транзисторов каждый). Ещё при рисовании регистров вывихнул мозг по поводу инверсии, и по-моему на внутренней ШД данные в инвертированном виде.

АЛУ я называю то, что явно выделяется на фотографии. Оно включает в себя:
0. Собственную 8-разрядную локальную шину данных (далее - ЛШД). Её наверное и имеют в виду авторы, говоря про 4 части ШД и 3 коммутатора.
1а. Коммутатор (тот самый третий?), который может соединить ЛШД с частью ШД процессора. Но сделать он это может "один к одному" или со сдвигом на один разряд. 0-й и 7-й разряды при сдвигах берутся не с шины, а с логики, видимо для реализации сдвига через флаг переноса.
1б. Push-pull драйвер для выдачи данных с ЛШД на общую ШД.
2. Схему (всё ещё 8-разрядную), которая может на свой выход подать бит с ЛШД (с инверсией или без), со своего входа подать бит на ЛШД (только с инверсией), она же содержит защёлку (8 разрядов).
3. Выходы этих схем попарно проходят через коммутаторы и получается 4 разряда (2 полубайта), которые подаются на
4. собственно АЛУ, 4-разрядное.
5. Ещё одна схема, назначение которой мне не совсем понятно.
6. Маленький, но сложный кусочек, возможно для десятичной коррекции.
При этом там внутри очень хитро перекрещиваются полубайты, понять как именно не могу, у меня от этого в голове тоже что-то перекрещивается

на АЛУ заведены и выходы-входы схемы (см.п.2), и ЛШД, а на непонятный блок (п.6) ещё и 4, 5 и 6 разряды ШД процессора. Далее, видимо, уже надо просто срисовывать, не пытаясь понять назначение всей этой паутины.

У меня пока всё. Потом (точно не сегодня) попробую выразить это графически, блок схемой.

Posted: 08 Jun 2013 13:14 Post subject:

Posted: 08 Jun 2013 13:19 Post subject:

Posted: 08 Jun 2013 13:43 Post subject:

Posted: 08 Jun 2013 13:54 Post subject:

Что мог выразил, читайте, спрашивайте

Posted: 08 Jun 2013 21:02 Post subject:

Posted: 09 Jun 2013 01:07 Post subject:

Posted: 09 Jun 2013 05:47 Post subject:

Posted: 09 Jun 2013 10:17 Post subject:

Posted: 09 Jun 2013 12:34 Post subject:

Posted: 09 Jun 2013 12:58 Post subject:

Posted: 09 Jun 2013 13:07 Post subject:

Posted: 09 Jun 2013 13:27 Post subject:

Posted: 09 Jun 2013 13:32 Post subject: