Однородные вычислительные системы

alone · Post by **alone** » 02 Oct 2013 07:00

Интересно, патент на такую архитектуру есть? А то, может, сделать, пока корпорации не хапнули? У кого есть опыт?

Надо ещё выяснить, можно ли на какой-нибудь стандартной девборде в принципе запустить такую ось. Стандарт пока можно не делать, достаточно написать proof of concept на одной конкретной плисине и измерить производительность и потребление на типовых задачах (как делали авторы мультиклета).

Почему-то, несмотря на наличие конверторов, ещё никто не пробовал скомпилить в верилог Dhrystone или CoreMark и проверить на реальном железе скорость.

HardWareMan · Post by **HardWareMan** » 02 Oct 2013 07:15

Shaos wrote:а зачем заливать через процессор, если FPGA из внешней памяти без всяких процов умеет заливаться?

А затем, что:
1. FPGA заливается только 1 раз и только при поверапе.
2. Память нужна не простая, а с определенным алгоритмом.
3. Первый пункт может обходиться через AS.

Shaos · Post by **Shaos** » 02 Oct 2013 07:52

HardWareMan wrote:
Shaos wrote:а зачем заливать через процессор, если FPGA из внешней памяти без всяких процов умеет заливаться?
А затем, что:
1. FPGA заливается только 1 раз и только при поверапе.
2. Память нужна не простая, а с определенным алгоритмом.
3. Первый пункт может обходиться через AS.

1. гасим и поднимаем FPGA подсовывая ей нужную память
2. обычно поддерживается букет протоколов, включая SPI, QSPI и т.д.
3. что есть AS?...

P.S. мне это не нравится, т.к. прошивка должна готовится в программном пакете от производителя чипа - это идеологически неверно, что юзеру, чтобы поюзать такой комп надо ставить несколько гигов левого барахла на свой PC...

Shaos · Post by **Shaos** » 02 Oct 2013 08:00

alone wrote:Интересно, патент на такую архитектуру есть?

а как же?

в наше время патентами покрыто практически всё мыслимое и немыслимое в софтверно-хардверном плане...

alone wrote:А то, может, сделать, пока корпорации не хапнули? У кого есть опыт?

чтобы патент сделать нужна конкретика и, желательно, прототип...

HardWareMan · Post by **HardWareMan** » 02 Oct 2013 08:03

AS - Active Serial. И там не совсем xSPI.

KolAnVi · Post by **KolAnVi** » 02 Oct 2013 13:41

Совсем от процессора (машины Тьюринга) отказываться не стоит. Очень многие задачи по своей сути являются последовательными и не распараллеливаются.
Более гибким будет подход добавить к обычному процессору реконфигурируемый блок, который бы за пару тактов выполнял вычисления целых формул.
С этой идей имеет что-то общее рекурсивная макроконвеерная ЭВМ академика В.М.Глушкова, придуманная им в 70-хх. Он предложил дать возможность динамически обновлять микрокод, а также нанокод, пикокод и т.д.
Для меня новость, что современные ПЛИС могут быть сконфигурированы частями. Надо поизучать этот вопрос. Просто ПЛИС не подойдут. Выигрыш потеряется из-за затрат на конфигурирование. Обдумывал идею сети из микросхем памяти.

Shaos · Post by **Shaos** » 02 Oct 2013 14:08

да - последоваельные микровычислители должны остаться

я кстати хочу почитать старые книжки-статейки и понять как люди додумались перейти от конечного автомата к программе - причём может быть это и не заслуга Тьюринга - уж больно он абстрактен...

P.S. кстати из современных пакетов удивительную работу делает MatLab - они умеют поддерживать самые новые перепрограммируемые чипы, загоняя туда свои математические конструкции, симуляция там тоже есть:

http://www.mathworks.com/fpga-design/

KolAnVi · Post by **KolAnVi** » 02 Oct 2013 15:01

Похожие принципы уже реализованы в железе(на базе ПЛИС Hardcopy) в отечественном Мультиклет viewtopic.php?t=10143.
А вообще есть множество исследований в области потоковых вычислителей (data flow computing http://en.wikipedia.org/wiki/Dataflow). Там есть свои трудности и вроде бы такого же простого и универсального решения как связка [быстрый последовательный вычислитель]-[большой объем однородной памяти] придумать пока не получается.
Удивляюсь, почему гиганты процессоросторения вводят все новые и новые SIMD расширения, вместо того чтобы добавить несколько блоков из ПЛИС, содержащих триггеры в количестве, необходимом для хранения типовых операндов, не более...
А первая программистка была Ада Лавлейс - в конце позапрошлого века;) За полвека до Тьюринга.
Мне кажется, теория конечных автоматов появилась уже после Тьюринга, как раз как развитие

alone · Post by **alone** » 03 Oct 2013 06:51

Последовательный вычислитель ни на каких задачах не может быть быстрее схемного. Более того, на схеме можно сделать последовательный вычислитель, но не наоборот.

И лишний утюг в компьютере не нужен.

KolAnVi · Post by **KolAnVi** » 03 Oct 2013 07:48

Эх если бы все упиралось в быстроту...
А то есть еще критерии по количеству затраченных ресурсов, количеству потребляемой энергии...
Про ресурсы объясню: имеем иного памяти - имеем большую программу.
При схемном решении - имея много схемных блоков, чтобы реализовать большой алгоритм - имеем огромное количество связей между этими блоками, кроме того большой процент этого хозяйства постоянно простаивает в ожидании данных...
Традиционный принцип построения вычислителей очень сбалансирован.
Придумай что-то такое же гибкое, там быстрая реконфигурация и перестроение связей - чтож, твое имя попадет в историю;) А пока утюги летают по недостижимым орбитам, и не падают)))

Shaos · Post by **Shaos** » 03 Oct 2013 12:22

последовательный вычислитель расходует время, но экономит гейты - это ведь очевидно

а параллельный наоборот - всё делает максимально быстро, но расходует гейты...

MC68k · Post by **MC68k** » 03 Oct 2013 17:20

так что в конечном итоге должно получиться - скайнет из АТМ Турбо+100500(самые отважные могут использовать пентево) или толпа адаптивных кошкодевочек, исполняющих желания Мастера? :3

KolAnVi · Post by **KolAnVi** » 05 Oct 2013 09:29

Если развивать дальше рассуждения про последовательность и параллельность:
1) весь алгоритм в кристалл в общем случае не помещается - требуется динамическая реконфигурация извне (из внешней памяти)
2) размер конфигурируемого участка должен меняться динамически (т.е. в разные моменты алгоритму может требоваться различное количество аппаратных блоков и связей между ними)
3) в предельном случае задействования минимума ресурсов получаем последовательный вычислитель!
4) конфигурирование должно производиться либо отдельным неконфигурируемым узлом("утюгом"), либо мастером (см. п.3) либо использоваться мульти-мастеринг. Во втором случае возникает трудности с конфигурированием себя/опасности в деконфигурировании. В третьем случае возникают затраты ресурсов/необходима диспетчеризация...
Имно, без "утюга"(в каком либо виде) сложно это все организовать...

alone · Post by **alone** » 05 Oct 2013 10:23

На размер алгоритма есть ограничение, связанное с размерами мозгов программистов и руководителя проекта. Сложные системы строятся из "кирпичиков", каждый из которых разрабатывается отдельно. Я не знаю реальных задач, которые не поместятся в 2 млн ЛЕ (при переходе на 14 нм их может стать уже 4 млн или ещё больше). Другой вопрос, что делать, если одновременно запущено слишком много задач.

Но показательная система будет полезной даже в том случае, если при переконфигурировании FPGA тормозится. Ибо если она будет создана, то будущие FPGA будут разрабатываться в расчёте на неё, а это значит - без тормозов.

petrenko · Post by **petrenko** » 05 Oct 2013 15:33

Скажите, пожалуйста, а у Вас есть библиотеки для формирования внутри ПЛИС ядер транспьютеров ?
Если есть, то сколько транспьютеров может "вмiщувати" ПЛИС ?
И можно ли у Вас таковые попросить на условиях типа GPL или нет ?