Moderator: Shaos
Code: Select all
//--- ТАКТ 3 на СПАДЕ C1
/*
В такте Т3 по спаду C1 при наличии сигнала READ и производится занесение данных
с шины данных во внутренний регистр команд или в приёмник данных.
*/
Неважно, как он стробируется внутри, а важно, какие требования по стабильности на шине данных относительно Ф1, Ф2 и заднего фронта DBIN. Смотрите tDS1, tDS2, tDH и tDF. (http://www.classiccmp.org/dunfield/r/8080.pdf, стр 7-4, 7-5, 7-6)newold86 wrote: Да вот смотрю на диаграммы из 8080 datasheet, и кажется, что все-таки не по DBIN, а по переднему фронту Ф2...
Всё есть на этом форуме. Мы очень подробно и с первоисточниками разжевали все растактовкиnewold86 wrote:Спасибо - уже теплее ! Не подскажете, откуда фраза (первоисточник) "В такте Т3 по спаду C1
при наличии сигнала READ и производится занесение данных
с шины данных во внутренний регистр команд или в приёмник данных." ?
Как раз важно. Там очень правильная мысль заложена - данные защелкиваются вовнутрь в самый последний момент перед снятием DBIN. В этом момент они должны быть максимально стабильны даже чисто по теории.Mixa64 wrote:Неважно, как он стробируется внутри, а важно, какие требования по стабильности на шине данных относительно Ф1, Ф2 и заднего фронта DBIN.
Но эту важность интел выразил в параметрах tDS и tDH, которые мы можем измерить и соблюсти. А что внутри происходит - мы наблюдать не можем, можем только заморачиваться, но на практике снова обращаемся к тому, что можно посмотреть и измерить. В этом смысле неважно.Lavr wrote:Как раз важно.Mixa64 wrote:Неважно, как он стробируется внутри, а важно, какие требования по стабильности на шине данных относительно Ф1, Ф2 и заднего фронта DBIN.
Как так не можем? Можем!Сдается мне, что интел не всю правду сказал. Или перевод неточный. Иначе не было бы спецификации по стабильности данных не только относительно спада Ф1, но и относительно нарастания Ф2, а в некоторых случаях даже относительно спада DBIN.Lavr wrote:Ну ты загнул!
Ф1 и Ф2 - снаружи, DBIN - тоже снаружи, а интел нам сказал, что внутри "в такте Т3 по спаду Ф1 при наличии сигнала DBIN производится занесение данных с шины данных во внутренний регистр команд или в приёмник данных".
Отсюда, если что не так - надо Ф2 чуть поддвинуть. В этом и заключалась пресловутая "проблема тактов" на заре i8080
Твоё какое-то тайное знание... по мануалам Intell никаких тайн нет, есть привязки к фронтам и спадам Ф1 и Ф2.Mixa64 wrote:Какое тайное знание про Ф1 и Ф2 говорит, что дальше нужно смотреть на DBIN?
Code: Select all
В такте Т3 по спаду C1 при наличии сигнала READ и производится занесение данных
с шины данных во внутренний регистр команд или в приёмник данных.
В такте Т3 по фронту C2 снимается активный сигнал чтения READ. Так и должно быть. Они держались 40 нс на задержках в ЗУ и емкостях шины после снятия активного сигнал чтения READ (он же DBIN).Mixa64 wrote:данные рушатся через 40 нс после нарастания Ф2.
И еще одна вот попалась (видимо, архитектура КР580ВМ80А неисчерпаема, как атом!Lavr wrote:Попалась мне тут ещё одна архитектура нашего любимого процессора,
которая меня очень... очень смутила.
Нет... я конечно понимаю, что всяческие блок-схемы это различные уровни абстракции...
Но всё же...
),
Я думаю - для коллекции пусть здесь будет... Ну для коллекции, я думаю, можно выложить и вариант от А.В.КОБЫЛИНСКОГО...Lavr wrote:Жульничество все эти блок-схемы!
На весь "изнюханный" вдоль и поперек i8080, я каких только блок схем не встречал...Lavr wrote:У отечественного микропроцессора КР580ИК80А, К580ВМ80А был свой собственный
Главный конструктор: А.В.КОБЫЛИНСКИЙ
Взято из книги: Семейство ЭВМ «Электроника К1». А.В. Кобылинский и др.