Возможно ли собрать материнку для недописишной DOS Machine?

[Odin P. Morgan]

Есть вот такие процессорные модули, на вкус и цвет: http://www.vortex86.com/
Реально хочу себе DOS Machine, однако найти нужное старое железо всё труднее. Однако если попробовать сваять на базе Vortex86DX3, то можно второе ядро например нагрузить эмуляцией VooDoo допустим. Процессорные модули впринципе сами по-себе недоматерины, остаётся только развести пины на разъёмы. Короче нужна помощь...

[VGrad]

Берётся любая материнская плата ... комплектуется контроллерами ... вуаля.

Если хочется собрать материнку, то выбирается из доступных схем более подходящая ... разводится и заказывается плата .. .покупаются комплектующие и запаиваются ... разыскиваются и устраняются глюки ... вуаля.

[Odin P. Morgan]

выбирается из доступных схем более подходящая ...

Вот с этого места поподробнее, где берётся?

[VGrad]

выбирается из доступных схем более подходящая ...

Вот с этого места поподробнее, где берётся?

Я читал, как ты уверял в наличии двухпортовости у обычных статических ОЗУ, что надеялся что ты в теме.
А берётся ... ну есть такие системы поисковые ... Google.com Yandex.Ru и т.п.

[Odin P. Morgan]

выбирается из доступных схем более подходящая ...

Вот с этого места поподробнее, где берётся?

Я читал, как ты уверял в наличии двухпортовости у обычных статических ОЗУ, что надеялся что ты в теме.
А берётся ... ну есть такие системы поисковые ... Google.com Yandex.Ru и т.п.

В одной из более ранних тем, предупреждал, что у меня просто прослушан курс по цифровой схемотехнике, а сам я программист, причём даже ООП, поэтому низкий уровень у меня нубский и я хочу его чуть-чуть "проапгрейдить". А поповоду "двупортовости" SRAM, что-то вы друг мой досочиняете Я говорил, о наличии произвольного доступа вообще, о котором знал по теории той-же "цифровой схемотехники", как устроенно это дело внутри, я не в курсах. Однако со своей стороны максимально пытаюсь вникнуть в "тему"

[VGrad]

Однако со своей стороны максимально пытаюсь вникнуть в "тему"

Зачем ?

[VGrad]

А поповоду "двупортовости" SRAM, что-то вы друг мой досочиняете Я говорил, о наличии произвольного доступа вообще, о котором знал по теории той-же "цифровой схемотехники", как устроенно это дело внутри, я не в курсах.

Принципиально цитирую:

Может я не догоняю, а произвольный псевдомногопоточный доступ организовать не вариант? Просто как бэ в sram обратиться сразу к нескольким ячейкам никто не запрещает.

Может я не догоняю, а произвольный псевдомногопоточный доступ организовать не вариант? Просто как бэ в sram обратиться сразу к нескольким ячейкам никто не запрещает.

одновремнно обращаться к разным ячейкам запрещает интерфейс однопортовой памяти

Согласен, в случае с DRAM это полностью верно, но SRAM (Static RAM) изначально же предоставляет возможность произвольного доступа к данным в отличии от DRAM, или не так? Для DRAM нужно ваять многоканальный доступ для параллельного доступа к разным ячейкам, в SRAM этого не надо по идее - в принципе так утверждает ряд учебных пособий и тех документаций.

[jdigreze]

Возможно ли собрать материнку для недописишной DOS Machine?

Возможно.
Однако, с учётом:

...у меня просто прослушан курс по цифровой схемотехнике, а сам я программист, причём даже ООП, поэтому низкий уровень у меня нубский...

это не лучший вариант. А то получится как с "ООП" и "низким уровнем".

Лучше посмотреть в сторону "Специалист" или "ZX-Spectrum". Заодно и "низкий уровень" в программировании, при желании изучите.

[Tronix]

И еще замечу, что оно BGA. А BGA - это, как минимум, а) не два слоя, а то даже и не 4. ; б) 100-ватным паяльником и куском канифоли на коленке не паяется. Нужен трафарет, шары и какая-нибудь китай-шайтан инфракрасная станция (хотя имхо можно и феном).

[Odin P. Morgan]

А поповоду "двупортовости" SRAM, что-то вы друг мой досочиняете Я говорил, о наличии произвольного доступа вообще, о котором знал по теории той-же "цифровой схемотехники", как устроенно это дело внутри, я не в курсах.

Принципиально цитирую:

Может я не догоняю, а произвольный псевдомногопоточный доступ организовать не вариант? Просто как бэ в sram обратиться сразу к нескольким ячейкам никто не запрещает.

Может я не догоняю, а произвольный псевдомногопоточный доступ организовать не вариант? Просто как бэ в sram обратиться сразу к нескольким ячейкам никто не запрещает.

одновремнно обращаться к разным ячейкам запрещает интерфейс однопортовой памяти

Согласен, в случае с DRAM это полностью верно, но SRAM (Static RAM) изначально же предоставляет возможность произвольного доступа к данным в отличии от DRAM, или не так? Для DRAM нужно ваять многоканальный доступ для параллельного доступа к разным ячейкам, в SRAM этого не надо по идее - в принципе так утверждает ряд учебных пособий и тех документаций.

Да согласен, однако где я сказал о "двупортовости?"

[Odin P. Morgan]

И еще замечу, что оно BGA. А BGA - это, как минимум, а) не два слоя, а то даже и не 4. ; б) 100-ватным паяльником и куском канифоли на коленке не паяется. Нужен трафарет, шары и какая-нибудь китай-шайтан инфракрасная станция (хотя имхо можно и феном).

Трафареты - это дело поправимое, в случае могу и заводской трафарет получить и даже небольшую партию готового продукта (через знакомых). По поводу BGA - я в курсе. Ну прям совсем как на нуба набросились, я же не не сказал, что я полный ноль в инженерии вообще

[VGrad]

Принципиально цитирую:

Может я не догоняю, а произвольный псевдомногопоточный доступ организовать не вариант? Просто как бэ в sram обратиться сразу к нескольким ячейкам никто не запрещает.

Может я не догоняю, а произвольный псевдомногопоточный доступ организовать не вариант? Просто как бэ в sram обратиться сразу к нескольким ячейкам никто не запрещает.

одновремнно обращаться к разным ячейкам запрещает интерфейс однопортовой памяти

Согласен, в случае с DRAM это полностью верно, но SRAM (Static RAM) изначально же предоставляет возможность произвольного доступа к данным в отличии от DRAM, или не так? Для DRAM нужно ваять многоканальный доступ для параллельного доступа к разным ячейкам, в SRAM этого не надо по идее - в принципе так утверждает ряд учебных пособий и тех документаций.

Да согласен, однако где я сказал о "двупортовости?"

[Odin P. Morgan]

Ключевое слово: "нескольким", а не "sram штатно двупотортовая из коробки" =) К нескольким ячейкам можно обратиться насколько мне известно, за счет многоканального контроллера ОЗУ внутри самого процессора, либо за счёт многопортовости самой ОЗУ. Или я ошибаюсь?