Реальный 486 + FPGA

[newold86]

Уже очень давно подмывало поставить точку еще в одном долгоиграющем (с 2007 года !) топике - viewtopic.php?f=84&t=8908

Разговоров там было, как всегда, дофига, но до дела так и не дошло. Только времени, к сожалению, просто катастрофически не хватало, поэтому получалось выделить меньше часа в неделю - иногда вообще собирался все убрать со стола и забыть.

Тем не менее, бросать начатое было жаль, да и дело принципа - нужно довести хоть до какого-нибудь результата. Правда, процесс шел как-то мучительно - вплоть до того, что вначале ошибся с моделью корпуса в Eagle, не проверил и заказал печатную плату не для того корпуса ! В результате появилось вот такое чудо:

486-1.jpg

Почему-то пришлось серьезно повозиться с пайкой - даже думал, что угроблю процессор или, как минимум, плату. Причем раньше корпус с таким же шагом особых проблем не вызвал - очевидно, нужно было сделать немного больше контактные площадки.

Как и предыдущее творение, платка воткнута в демо-плату DE2-115 с FPGA от Altera. Процессор выбирал, исходя из питания 3.3V - уж совершенно не хотелось паять около двух десятков корпусов только для согласования уровней.

На настоящий момент помигал светодиодом, будет ли продолжение - не уверен, пока времени и настроения особо нет...

[VGrad]

Вот это круто !

[Odin P. Morgan]

Да поистине круто!

[Vic3Dexe]

Не, это я точно не буду делать. Подожду, пожалуй, Core i7

Автор - респект!

[Shaos]

Перенёс в MCU/MPU где остальные топики про 486 живут...

[newold86]

Кстати, из приколов - процессор довольно долго инициализируется после сброса. В самом начале это вызывало у меня затык - тактовая частота была пару герц (чтобы видно было, как адреса перебирает), и после сброса он висел. Я потратил приличное время на разборки, но в какой-то момент просто нажал кнопку сброса, а потом отвлекся. Когда вернулся, адреса исправно увеличивались (тогда на шину данных просто NOP подавал). Оказалось, что при такой тактовой процессору нужно пару минут, чтобы запуститься после сброса, а я раньше просто этого не дожидался !

[Vic3Dexe]

А зачем так усложнять (я про частоту в пару герц)? На вашей терасиковой плате, конечно, много средств отладки, но ведь JTAG там имеется, насколько я помню?
Можно использовать SignalTap (грубо говоря, в FPGA помимо вашей схемы формируется еще и лог. анализатор). Т.к. у меня кроме мультиметра ничерта из приборов нет, сам пользуюсь именно им. Инструкцию брал здесь.
Можно настроить триггер, скажем на падение любой линии S0-S3 (или что там у 486 есть) и наблюдать в реалтайме, что на пинах или регистрах FPGA делается.

[newold86]

А зачем так усложнять (я про частоту в пару герц)? На вашей терасиковой плате, конечно, много средств отладки, но ведь JTAG там имеется, насколько я помню?
Можно использовать SignalTap (грубо говоря, в FPGA помимо вашей схемы формируется еще и лог. анализатор). Т.к. у меня кроме мультиметра ничерта из приборов нет, сам пользуюсь именно им. Инструкцию брал здесь.
Можно настроить триггер, скажем на падение любой линии S0-S3 (или что там у 486 есть) и наблюдать в реалтайме, что на пинах или регистрах FPGA делается.

У каждого свои понятия о простом и сложном

Я с SignalTap и JTAG так и не научился работать (надо бы, но времени нет), а вот снизить тактовую до предела и посмотреть для начала, проходит ли сброс и нет ли КЗ на плате - чего уж проще ?