XTC3 - (почти) XT на Altera Cyclone III

[newold86]

Очередной раз убедился, что иногда нужно просто лечь спать до утра - была совершенно глупая ошибка (даже не ошибка, а опечатка) в VHDL коде. Сейчас процессор замигал светодиодами, больше пока времени нет заниматься (даже RAM не успел попробовать)

_IMG_6934.jpg

[fifan]

В качестве любознательности нельзя ли лицезреть схему данного девайса.

[newold86]

В качестве любознательности нельзя ли лицезреть схему данного девайса.

Я и так поспешил, так что предпочел бы сейчас запустить хотя бы в первом приближении все узлы, а потом уже выставлять схему на обозрение

А вообще там нет ровным счетом ничего, выходящего за пределы reference design и т.п. вещей...

[fifan]

Я начал искать микросхемы на ebay, всё есть. Не указан Циклон3 - какая серия?

[newold86]

Я начал искать микросхемы на ebay, всё есть. Не указан Циклон3 - какая серия?

Конкретно к моей схеме подойдет любой Cyclone III с 240 ногами. Однако, как я уже говорил, такого количества ног не хватило, чтобы сделать то, что первоначально задумывалось. Если действительно хочется собрать нечто подобное, я бы предложил подождать какого-то логического завершения моих изысканий. Наверное, после этого можно решить, куда двигаться - вполне вероятно, в сторону FBGA корпуса на 484 ноги, позволяющие вообще себя ни в чем не ограничивать.

[Vic3Dexe]

Странное поведение БП, чес гря.
На этих 30 Ом высаживается само по себе ~350 мВт, плюс то, что сливается с линии 5В через диоды. Не многовато?
Не, ну если резистор МЛТ-1...

[newold86]

Не, ну если резистор МЛТ-1...

Два МЛТ-1 по 62 Ом, включенные параллельно

Потихоньку разбираюсь - процессор вроде работает абсолютно нормально (используя ROM из FPGA), с оперативной памятью вроде был небольшой затык, но сейчас сообразил, что в VHDL коде забыл подключить к памяти адресные линии

Кстати, наконец-то руки дошли до SignalTap - как всегда, все оказалось намного проще, чем думал. Иногда просто сложно перебороть лень и воспользоваться новым инструментом...

[newold86]

Блин, обнаружил первую ошибку в схеме, совершенно глупую. У микросхемы SRAM два входа CE - один прямой, один инверсный. Так как мне одного более, чем достаточно, я посадил второй на 3.3V. К сожалению, это оказался инверсный вход, т.е. память была намертво отключена. Похоже, случайно сделал это на этапе разводки, когда менял некоторые выводы местами.
Пришлось отпаять одну ногу памяти и сделать перемычку к земляной ноге, что сразу же резко снизило уровень гламурности платы
Кроме того, при ковырянии вдруг обратил внимание на пустующее место и понял, что забыл поставить ЦАП, когда последний раз засовывал плату в печку. Больше греть всю плату не хочу, поэтому придется все-таки микроволной...

Есть и позитивная нота - после корректировки вывода CE прошел тест памяти, так что конструкцию уже можно назвать компьютером

[Vic3Dexe]

Зачем памятью по CE-то рулить? /WE и address transition вполне достаточно, плюс не забывать разворачивать буферы циклона в нужную сторону. Я у себя вообще /OE, /CE и CE посадил намертво на соотв. потенциалы - нечего драгоценные ноги на это дело тратить.

[newold86]

Зачем памятью по CE-то рулить? /WE и address transition вполне достаточно, плюс не забывать разворачивать буферы циклона в нужную сторону. Я у себя вообще /OE, /CE и CE посадил намертво на соотв. потенциалы - нечего драгоценные ноги на это дело тратить.

В архитектуре ISA шина данных памяти совпадает с шиной данных слотов, поэтому без CE (или OE) будет немного сложно рулить, если в слот что-то воткнуто Конечно, можно ШД памяти посадить на отдельные пины FPGA (я так и хотел сначала), но тогда это дополнительные 8 ног вместо одной...

[Vic3Dexe]

А, у вас память на частоте ISA? Ну тогда да, логично в целях экономии ног.

[newold86]

А, у вас память на частоте ISA? Ну тогда да, логично в целях экономии ног.

Изначальная идея была подключить все микросхемы к FPGA полностью раздельно, чтобы потом можно было комбинировать как угодно. После того, как очень быстро уперся в количество ног, концепцию поменял и решил подключать так, чтобы можно было, как минимум, получить 100% соответствие структуре IBM PC XT (с X-bus и т.д.). К сожалению, при таком подходе гибкости (которой хотелось) практически не остается. Например, невозможно убрать произвольную микросхему (например, 8237) и использовать вместо нее HLD-ный модуль

[Vic3Dexe]

Изначальная идея была подключить все микросхемы к FPGA полностью раздельно, чтобы потом можно было комбинировать как угодно.

Ну собственно именно это я сделал у себя. Сначала казалось даже избыточно - шины проца и флопа можно вроде было объединить. Однако получил приятный бонус в плане независимого DMA для флопа, который работает параллельно с процом, никак ему не мешая. И вроде оно и не востребовано в XT, но душу почему-то греет

[newold86]

Немного волновался из-за узла ЦАП, но вот результат первого же теста:

_IMG_6935.jpg

[newold86]

Как-то совсем влет адаптировал для новой платы свой предыдущий проект (пока, кроме RAM, 8284, 8288 и 8088 все остальное внутри FPGA). Заработало вообще сразу, только какая-то лажа с цветами. Особо разбираться лень - видеоадаптер нужно просто переписывать с нуля, такое там у меня наворочено.
Не уверен только, успею ли продолжить до отпуска - там не до этого будет...

_IMG_6936.jpg

_IMG_6937.jpg