Moderator: Shaos
Если бы ты их ещё в масштабе рисовал хотя б в половину меньшем - цены бы твоим схемам не было...fifan wrote:Никогда не использовал готовых библиотек, символы рисую по ГОСТу.
Я про то, что кружочки, обозначающие инверсию выхода должны быть на пересечении прямоугольника корпуса и ноги, а не снаружи.fifan wrote:Правда ваша по инверсии.
Если я не ошибаюсь, по новому ГОСТу можно и снаружи, как вариант.Vic3Dexe wrote:Я про то, что кружочки, обозначающие инверсию выхода должны быть на пересечении прямоугольника корпуса и ноги, а не снаружи.
Можно, еще с глупыми вопросами попристаю ?Vic3Dexe wrote:Биос, как я и планировал, располагается во флешке с прошивкой для самого циклона.
Да написать-то можно, только скорость будет не тогойт... И, главное, нафик оно надо-то?newold86 wrote:А, я то думал, что есть какая-нибудь мегафункция или что-то подобное, чтобы прямо из EPCS делать параллельную память...
Именно. Сначала переливал в циклон, потом уже (в последующих версиях) прямо в SRAM.newold86 wrote:Копируется, очевидно, во внешнюю RAM ?
Не просветите неуча, как именно копируется BIOS из флэша в Cyclone ?Vic3Dexe wrote:Сначала переливал в циклон, потом уже (в последующих версиях) прямо в SRAM.
Я перепробовал много вариантов, мне показался самым простым такой:newold86 wrote: как именно копируется BIOS из флэша в Cyclone ?
Code: Select all
4-х разрядное пзу на verilog
//(* romstyle = "logic" *) - это необязательно, можно указать, где создавать ROM
reg [3:0] rom[255:0];
initial $readmemh("rom.txt", rom);
Code: Select all
....
7 7 7 F 7 F F 7 F F F 7 F 7 F 7
7 F 7 F 7 F F 7 F B B 7 F 7 F 7
7 F F F 7 F F 7 F B B 7 F 7 F 7
F 7 F F 7 F 7 7 F 7 3 3 F 7 F 7
....
Если ROM изначально в циклоне и там и останется - то это само собой.IgorR76 wrote:Т.е. стандартными средствами Quartus+Altera при инициализации FPGA само всё скопируется.
Code: Select all
module bios_asmi(
input wire ASMI_CLK,
output wire BIOS_DONE,
//интерфейс к RAM
output reg [19:0] RAM_A,
output reg [15:0] RAM_D,
output reg nWR);
wire [7:0] ASMI_DATA;
wire ASMI_BUSY, ASMI_DVALID;
//подождем, иначе флешка молчит, сука
reg [5:0] DELAY;
always @(posedge ASMI_CLK) DELAY <= &DELAY ? DELAY : DELAY + 6'h1;
//счетчик
reg [16:0] CNTR = 17'h0;
always @(posedge ASMI_CLK) CNTR <= ASMI_DVALID & ~BIOS_OK ? CNTR+17'h1 : CNTR;
wire PRELAST_BYTE = ~CNTR[16] & (&CNTR[15:0]); //FFFF
wire LAST_BYTE = CNTR[16];
//выдаем RDEN по отсутствию BUSY и счетчику меньше положенного
//RDEN висит все время чтения
reg RDEN = 1'b0;
always @(negedge ASMI_CLK) RDEN <= (PRELAST_BYTE | LAST_BYTE) ? 1'b0 : (~ASMI_BUSY & (&DELAY)) | RDEN;
//выдаем READ_CMD по фронту RDEN
reg RDEN_FRONT;
always @(negedge ASMI_CLK) RDEN_FRONT <= RDEN;
wire READ_CMD = RDEN & ~RDEN_FRONT;
//выдаем наружу признак окончания
reg BIOS_OK = 1'b0;
always @(posedge ASMI_CLK) BIOS_OK <= LAST_BYTE;
assign BIOS_DONE = BIOS_OK; //чтобы можно было ему 0 присвоить на старте
//снимаем данные
always @(posedge ASMI_CLK) begin
RAM_D[15:8] <= ASMI_DVALID & CNTR[0] ? ASMI_DATA : RAM_D[15:8];
RAM_D[7:0] <= ASMI_DVALID & ~CNTR[0] ? ASMI_DATA : RAM_D[7:0];
end
//адрес фиксируем при чтении 2 байта
always @(posedge ASMI_CLK) RAM_A <= ASMI_DVALID & CNTR[0] ? {1'b0,4'hF,CNTR[15:1]} : RAM_A;
//сигнал записи
always @(posedge ASMI_CLK) nWR <= ~(ASMI_DVALID & CNTR[0]);
//инстанс
parameter bios_read_addr = 24'h70000;
asmi_bios asmi(.clkin(ASMI_CLK), .read(READ_CMD), .rden(RDEN), .addr(bios_read_addr), .reset(1'b0), .dataout(ASMI_DATA), .busy(ASMI_BUSY), .data_valid(ASMI_DVALID));
endmodule
