Украинская TernarySystem

Уравновешенная троичная система счисления - форум переехал с http://ternary.info

Moderator: haqreu

AndrejKulikov
Banned
Posts: 315
Joined: 07 Mar 2018 23:17
Location: Россия, Москва

Re: Основы реализации классической троичной системы

Post by AndrejKulikov »

Shaos wrote:Судя по приведённой цитате, над статьёй https://ru.wikipedia.org/wiki/%D0%A1%D0%B5%D1%82%D1%83%D0%BD%D1%8C_%28%D0%BA%D0%BE%D0%BC%D0%BF%D1%8C%D1%8E%D1%82%D0%B5%D1%80%29 сильно поработал господин Куликов, ибо такого понятия как "двухбитный троичный код" в природе НЕ существует, а Сетунь считала во взвешенной троичной системе счисления, оперируя величинами -1, 0 и 1
А вот и один из них: (0,1,2)=(00,01,11) - "термометрический" ("градусниковый"), а вот и другой:
(0,1,2)=(00,01,10) - усечённый справа трёхбитный одноединичный, а всего их возможно 24 штуки,
о чём и написано в исследовании "Кодирование тритов".
User avatar
Shaos
Admin
Posts: 23989
Joined: 08 Jan 2003 23:22
Location: Silicon Valley

Re: Основы реализации классической троичной системы

Post by Shaos »

TernarySystem wrote:
Shaos wrote:
TernarySystem wrote:
Shaos wrote:Судя по приведённой цитате, над статьёй https://ru.wikipedia.org/wiki/%D0%A1%D0%B5%D1%82%D1%83%D0%BD%D1%8C_%28%D0%BA%D0%BE%D0%BC%D0%BF%D1%8C%D1%8E%D1%82%D0%B5%D1%80%29 сильно поработал господин Куликов, ибо такого понятия как "двухбитный троичный код" в природе НЕ существует, а Сетунь считала во взвешенной троичной системе счисления, оперируя величинами -1, 0 и 1
Увы уважаемый Shaos Вы опять не угадали, ветер дует с другой стороны.
Ну почему же с другой? Опус про то, что ферритодиодная ячейка Брусенцова "работала в двухбитном троичном коде", появился 27 июня 2009 года вот в этой правке, сделанной с IP-адреса господина Куликова:
https://ru.wikipedia.org/w/index.php?title=%D0%A1%D0%B5%D1%82%D1%83%D0%BD%D1%8C_%28%D0%BA%D0%BE%D0%BC%D0%BF%D1%8C%D1%8E%D1%82%D0%B5%D1%80%29&oldid=16700747
Он на моём форуме с того же самого адреса пишет, так что я знаю о чём я говорю...
Ну и причем я здесь - значит то что писал Куликов объективно, и реализация таким способом уводит от троичности и приводит опять же к простому расширению двоичной системы в виде двоичной избыточной системы (-1, 0, 1), а сбалансированность это уже свойство которое расширяет только некоторые возможности этой реализации. Так как и закон исключения третьего в двоичной логике обычному пользователю пудрит мозги - как это третье его не может быть?
Вы здесь притом, что для доказательства непонятно чего приводите цитаты из сомнительных источников...

P.S. Слеплю ка я этот аппендикс с основной вашей темой TernarySystem, чтобы читателей форума не путать
Я тут за главного - если что шлите мыло на me собака shaos точка net
AndrejKulikov
Banned
Posts: 315
Joined: 07 Mar 2018 23:17
Location: Россия, Москва

Re: Основы реализации классической троичной системы

Post by AndrejKulikov »

JeNNeR wrote:Простенький вопрос. КАК перейти из состояния "0" в состояние "1", НЕ ПОПАДАЯ в состояние "2" ?

Вариант В: кодирование состояний (необязательно тремя линиями, для трех состояний достаточно и двух линий)
Что и сделано в модели TCA0 с тристабильной 4-х тритной шиной данных, в которой применены и трёхбитная ("трёхпроводная") физическая система и двухбитная ("двухпроводная") физическая система. Но при каждом восстановлении третьего бита в двухбитной ("двухпроводной") физической системе теряется быстродействие на 1*dt.
User avatar
Shaos
Admin
Posts: 23989
Joined: 08 Jan 2003 23:22
Location: Silicon Valley

Re: Украинская TernarySystem

Post by Shaos »

перестаньте привлекать термин "биты" там, где их нет...
Я тут за главного - если что шлите мыло на me собака shaos точка net
User avatar
TernarySystem
Doomed
Posts: 625
Joined: 27 Jul 2018 12:07

Re: Украинская TernarySystem

Post by TernarySystem »

Вот закончил систематизацию способов реализации логических элементов на транзисторах в двоичной системе...
You do not have the required permissions to view the files attached to this post.
User avatar
TernarySystem
Doomed
Posts: 625
Joined: 27 Jul 2018 12:07

Re: Украинская TernarySystem

Post by TernarySystem »

Реализация троичной системы возможна в трёх схемотехнических решениях - в зависимости от проводимости активных элементов использование которых определяется способом выбора общей точки:
так в случае использования первого способа необходимо использовать элементы p-Type (положительная логика);
во втором варианте в схемотехнике необходимо использовать элементы как p-Type так и n-Type (двухполярная логика);
третий способ, как и в первом способе использует элементы одного типа проводимости, но только n-Type - (отрицательная логика).
Интересно, для логического регистратора (анализатора) логических сигналов - возникнет необходимость создания комбинированного устройства?
You do not have the required permissions to view the files attached to this post.
User avatar
Lavr
Supreme God
Posts: 16676
Joined: 21 Oct 2009 08:08
Location: Россия

Re: Украинская TernarySystem

Post by Lavr »

TernarySystem wrote:в случае использования первого способа необходимо использовать элементы p-Type (положительная логика);
во втором варианте в схемотехнике необходимо использовать элементы как p-Type так и n-Type (двухполярная логика);
третий способ, как и в первом способе использует элементы одного типа проводимости, но только n-Type - (отрицательная логика)
А что это за странные "элементы p-Type" и "элементы n-Type"? :o
iLavr
User avatar
TernarySystem
Doomed
Posts: 625
Joined: 27 Jul 2018 12:07

Re: Украинская TernarySystem

Post by TernarySystem »

Lavr wrote:
TernarySystem wrote:в случае использования первого способа необходимо использовать элементы p-Type (положительная логика);
во втором варианте в схемотехнике необходимо использовать элементы как p-Type так и n-Type (двухполярная логика);
третий способ, как и в первом способе использует элементы одного типа проводимости, но только n-Type - (отрицательная логика)
А что это за странные "элементы p-Type" и "элементы n-Type"? :o
Полупроводники - если это транзисторы то n-p-n & p-n-p или полевые.... Все что у Вас под рукой.
User avatar
barsik
Doomed
Posts: 585
Joined: 19 Feb 2017 03:46
Location: Санкт-Петербург, Россия, третья планета от Солнца, галактика Млечный Путь

Post by barsik »

Lavr wrote:А что это за странные "элементы p-Type" и "элементы n-Type"?
Если используются обычные (неполевые) транзисторы и речь именно о транзисторах, то p-Type это очевидно n-p-n транзисторы (те, что называют обратными, например, КТ315) у которых на коллекторе плюс относительно эмиттера. И соответственно, n-Type это p-n-p транзисторы (у которых на коллекторе минус, например, КТ361).

Но, т.к в современных микросхемах обычно применяют МОП-транзисторы (полевые, с изолированным затвором), для которых не применяют классификации по типу обогащения слоёв, и КМОП означает, что используются МОП транзисторы обоих типов, то название p-Type следует понимать как положительное питание (p - positive), а название n-Type, как отрицательное питание (n - negative). Кстати, понятие положительная и отрицательная логика - это иное.

Похоже вся современная цифровая техника использует элементы p-Type (т.е те у которых на земле минус источника питания, а питание: +5В), то и говорить о строительстве цифровых устройств на базе цифровых элементов с отрицательным питанием не имеет смысла.
TernarySystem wrote:если это транзисторы то n-p-n & p-n-p или полевые
Тип проводимости транзисторов не важен, можно и на обратных транзисторах сделать устройство с третьим типом логики (где сигналы отрицательной полярности).
User avatar
TernarySystem
Doomed
Posts: 625
Joined: 27 Jul 2018 12:07

Re:

Post by TernarySystem »

Кстати, понятие положительная и отрицательная логика - это иное.


можно ещё добавить БиКМОП технологию...
А что Вы имеете ввиду в этом выражении? - "это иное".
User avatar
barsik
Doomed
Posts: 585
Joined: 19 Feb 2017 03:46
Location: Санкт-Петербург, Россия, третья планета от Солнца, галактика Млечный Путь

Re: Re:

Post by barsik »

TernarySystem wrote:
barsik wrote:Кстати, понятие положительная и отрицательная логика - это иное
что Вы имеете ввиду под выражениием "это иное" ?
Я не академик и не силён в компьютерной терминологии, но если верно помню, чему учили в ВУЗ-е, то сейчас в цифровой технике используется положительная логика. При отрицательной логике активным считается 0, а не 1 (а в ЯВУ 0 становится TRUE, а не FALSE).

Чтобы получить такую логику надо переписать таблицы истинности основных элементов AND, OR и XOR. Полярность единицы здесь не играет роли. Если использовать первые МОП-вентили из конца 60-тых, что используют питание минус 27 вольт, то у них единица имеет потенциал более отрицательный, чем 0, но логика всё-равно положительная.
User avatar
TernarySystem
Doomed
Posts: 625
Joined: 27 Jul 2018 12:07

Re: Re:

Post by TernarySystem »

barsik wrote:
TernarySystem wrote:
barsik wrote:Кстати, понятие положительная и отрицательная логика - это иное
что Вы имеете ввиду под выражениием "это иное" ?
Я не академик и не силён в компьютерной терминологии, но если верно помню, чему учили в ВУЗ-е, то сейчас в цифровой технике используется положительная логика. При отрицательной логике активным считается 0, а не 1 (а в ЯВУ 0 становится TRUE, а не FALSE).

Чтобы получить такую логику надо переписать таблицы истинности основных элементов AND, OR и XOR. Полярность единицы здесь не играет роли. Если использовать первые МОП-вентили из конца 60-тых, что используют питание -27 вольт, то у них единица имеет потенциал более отрицательный, чем 0, но логика всё-равно положительная.
Да, но если принять высокий уровень логической 1 за логический ноль (то есть сигнал который больше за потенциалом называется нулём то при той же проводимости компонентов - мы получим отрицательную логику). То есть в отрицательной логике активными будут сигналы низкого уровня?
User avatar
barsik
Doomed
Posts: 585
Joined: 19 Feb 2017 03:46
Location: Санкт-Петербург, Россия, третья планета от Солнца, галактика Млечный Путь

Re: Re:

Post by barsik »

TernarySystem wrote:То есть в отрицательной логике активными будут сигналы низкого уровня?
Это я и написал выше. Отрицательную логику на имеющихся цифровых микросхемах реализовать сложнее. Если с OR и AND проблем нет (микросхемы просто переименовываются, т.е вентили ЛА/ЛИ и ЛЕ/ЛЛ меняются), то где Вы возъмёте элементы XOR ? Такая логика нужна только чтобы затруднить понимание человеком и не имеет практической ценности.
User avatar
TernarySystem
Doomed
Posts: 625
Joined: 27 Jul 2018 12:07

Re: Re:

Post by TernarySystem »

barsik wrote:
TernarySystem wrote:То есть в отрицательной логике активными будут сигналы низкого уровня?
Это я и написал выше. Отрицательную логику на имеющихся цифровых микросхемах реализовать сложнее. Если с OR и AND проблем нет (микросхемы просто переименовываются, т.е вентили ЛА/ЛИ и ЛЕ/ЛЛ меняются), то где Вы возъмёте элементы XOR ? Такая логика нужна только чтобы затруднить понимание человеком и не имеет практической ценности.
Я не говорю что Вы что то неправильно говорите, здесь я имел ввиду что когда проводимость элементов не меняется, а уровни называть наоборот то при положительной полярности логика будет отрицательная?
AndrejKulikov
Banned
Posts: 315
Joined: 07 Mar 2018 23:17
Location: Россия, Москва

Re: Украинская TernarySystem

Post by AndrejKulikov »

TernarySystem wrote:Реализация троичной системы возможна в трёх схемотехнических решениях - в зависимости от проводимости активных элементов использование которых определяется способом выбора общей точки:
так в случае использования первого способа необходимо использовать элементы p-Type (положительная логика);
во втором варианте в схемотехнике необходимо использовать элементы как p-Type так и n-Type (двухполярная логика);
третий способ, как и в первом способе использует элементы одного типа проводимости, но только n-Type - (отрицательная логика).
Интересно, для логического регистратора (анализатора) логических сигналов - возникнет необходимость создания комбинированного устройства?
Читателям:
Автор путает понятия "полярность напряжения питания" и "уровни логических сигналов" с понятиями "положительной и отрицательной логики".
При одном и том же положительном напряжении питания устройство может работать либо в "положительной логике" (наибольшее напряжение сигнала считается логической "1"), либо в "отрицательной логике" (наибольшее напряжение сигнала считается логическим "0"). Например, устройства на микросхемах серии 74NXX обычно делают в положительной логике (+5V="1", 0V="0"), но в компьютерах IBM-360 на микросхемах той же серии 74NXX была принята отрицательная логика (+5V="0", 0V="1").