Эксперименты с симулятором Atanua от Андрея Куликова

[AndrejKulikov]

Четверичный четырёхбитный 4S-триггер

Четверичный четырёхбитный 4S-триггер (4Set-триггер, S0S1S2S3-триггер, Set0Set1Set2Set3-триггер) может быть построен для работы как в четырёхбитной одноединичной системе кодирования квадритов (четверитов) (4B UU BCQ, 4Bit UnoUnary BinaryCodedQuadro), так и для работы в четырёхбитной инверсной одноединичной системе кодирования квадритов (четверитов) (4B IUU BCQ, 4Bit InvertedUnoUnary BinaryCodedQuadro).

Четверичный четырёхбитный 4S-триггер (4Set, S0S1S2S3-триггер, Set0Set1Set2Set3-триггер) является четверичным подобием двоичного RS-триггера и может найти применение в различных конструкциях, например, в переключателях на 4 положения (на 4 состояния) с переключением из любого состояния в любое другое состояние без прохождения через промежуточные состояния.

Четверичный четырёхбитный 4S-триггер (4Set, S0S1S2S3-триггер, Set0Set1Set2Set3-триггер), в зависимости от применённых логических элементов и их соединения, имеет множество разновидностей, одна из которых, работающая в четырёхбитной одноединичной системе кодирования квадритов (четверитов) (4B UU BCQ, 4Bit UnoUnary BinaryCodedQuadro), приведена на снимке ниже.

Снимок модели четверичного четырёхбитного 4S-триггера (4Set-триггера, S0S1S2S3-триггера, Set0Set1Set2Set3-триггера) в логическом симуляторе Atanua/Win32 1.0.081116 - Personal Edition:

4BBCQuadroRS1S2S3-trigger.JPG

Код модели четверичного четырёхбитного 4S-триггера (4Set-триггера, S0S1S2S3-триггера, Set0Set1Set2Set3-триггера) в логическом симуляторе Atanua/Win32:

4BBCQuadroRS1S2S3-trigger.rar

Логический симулятор Atanua/Win32 1.0.081116 - Personal Edition:
http://andserkul.narod.ru/atanua081116_pe.rar

[Shaos]

У меня 2 вопроса:

1) в каком месте он "четверичный"?
2) в каком месте он "четырёхбитный"?

Это обычная двоичная схема, реализующая относительно несложный конечный автомат с четырьмя состояниями - только и всего...

[AndrejKulikov]

Пятиричный пятибитный 5S-триггер

Пятиричный пятибитный 5S-триггер (5Set-триггер, S0S1S2S3S4-триггер, Set0Set1Set2Set3Set4-триггер) является пятиричным подобием двоичного RS-триггера и может найти применение в различных конструкциях, например, в переключателях на 5 положений (на 5 состояний) с переключением из любого состояния в любое другое состояние без прохождения через промежуточные состояния.

Снимок модели пятиричного пятибитного 5S-триггера (5Set-триггера, S0S1S2S3S4-триггера, Set0Set1Set2Set3Set4-триггера) в логическом симуляторе Atanua/Win32 1.0.081116 - Personal Edition:

5BBCPentaRS1S2S3S4-trigger.JPG

Код модели пятиричного пятибитного 5S-триггера (5Set-триггера, S0S1S2S3S4-триггера, Set0Set1Set2Set3Set4-триггера) в логическом симуляторе Atanua/Win32:

5BBCPentaRS1S2S3S4-trigger.rar

Логический симулятор Atanua/Win32 1.0.081116 - Personal Edition:
http://andserkul.narod.ru/atanua081116_pe.rar

[AndrejKulikov]

Граф четверичного триггера
На рисунке приведены графы двух четверичных устройств:
1. четверичного 4-х уровневого (4LCQuadro, "однопроводного") устройства (слева) и
2. четверичного 4-х битного (4B BCQuadro, "четырёхпроводного") устройства (справа):

QuadroGrafs.JPG

1. Граф четверичного 4-х уровневого (4LCQuadro, "однопроводного") устройства (слева) является одномерным, линейным.

2. Так как граф четверичного 4-х уровневого (4LCQuadro, "однопроводного") устройства не имеет 3-х прямых переходов (0<->2, 0<->3 и 1<->3), то, при переключении, устройство проходит через промежуточные состояния 1 и 2 и настоящим триггером не является.

3. Граф четверичного 4-х битного (4B BCQuadro, "четырёхпроводного") устройства (справа) является проекцией на двумерную плоскость трёхмерного, объёмного, тетраэдра.

4. Так как граф четверичного 4-х битного (4B BCQuadro, "четырёхпроводного") устройства имеет все прямые переходы из любого состояния в любое другое состояние без прохождения через промежуточные состояния, то устройство является настоящим четверичным триггером.

[AndrejKulikov]

Граф пятиричного триггера
На рисунке приведены графы двух пятиричных устройств:
1. пятиричного 5-ти уровневого (5LCPenta, "однопроводного") устройства (слева) и
2. пятиричного 5-ти битного (5B BCPenta, "пятипроводного") устройства (справа):

PentaGraphs.JPG

1. Граф пятиричного 5-ти уровневого (5LCPenta, "однопроводного") устройства (слева) является одномерным, линейным.

2. Так как граф пятиричного 5-ти уровневого (5LCPenta, "однопроводного") устройства не имеет 6-ти прямых переходов (0<->2, 0<->3, 0<->4, 1<->3, 1<->4 и 2<->4), то, при переключении, устройство проходит через промежуточные состояния 1, 2 и 3 и настоящим триггером не является.

3. Граф пятиричного 5-ти битного (5B BCPenta, "пятипроводного") устройства (справа) является проекцией на двумерную плоскость трёхмерной, объёмной фигуры.

4. Так как граф пятиричного 5-ти битного (5B BCPenta, "пятипроводного") устройства имеет все прямые переходы из любого состояния в любое другое состояние без прохождения через промежуточные состояния, то устройство является настоящим пятиричным триггером.

[Shaos]

а если сигналы распространяются неравномерно? например один проводник чуть длиннее или ближе к земляному проводу и имеет большую ёмкость?
значит одно из плечей "триггера" сработает чуть раньше - значит в какой-то момент будут гореть две лампочки (или не будет гореть ни одна) - значит тут будет больше чем 5 состояний - значит это уже не "пятеричная" схема, а фигзнаетсколькиричная

[AndrejKulikov]

Зарезервировано

[Shaos]

Чтобы раздел Hardware не превратился в букет топиков про никому неведомых зверушек RS1S2S3...S999 я сложил всё в один топик под названием "Эксперименты с симулятором Atanua от Андрея Куликова"...

[AndrejKulikov]

Построение триггеров любой "ичности":
на логических элементах nИЛИ-НЕ (n-in NOR, NORn):

800px-Triggery_ili-ne3.jpg

на логических элементах nИ-НЕ (n-in NAND, NANDn):

800px-Triggery_i-ne3.jpg

На рисунках приведены триггеры с управлением по выходу, для управления триггерами по входу потребуются дополнительные входы в логических элементах и схемы управления.

[AndrejKulikov]

Четверичный четырёхбитный 4S-триггер с автоматической установкой в ноль при включении

Триггер работает в четверичном четырёхбитном одноединичном коде (4Bit UnoUnary BinaryCodedQuadro, 4B UU BCQ) (0,1,2,3)=(0001,0010,0100,1000). Пятое состояние на входе - 0000 является состоянием хранения записанного в триггер значения.

Снимок модели в симуляторе логических схем Atanua/Win32:

4BBCQuadroRS1S2S3-triggerAuto0.JPG

Код модели в симуляторе логических схем Atanua/Win32:

4BBCQuadroRS1S2S3-triggerAuto0.rar

Модель триггера работает в обоих основных версиях симулятора логических схем Atanua/Win32: 1.0.081116 - Personal Edition и 1.2.130617 - Trial Version.

[AndrejKulikov]

Четверичный четырёхбитный одноединичный полусумматор работает в четверичном одноединичном коде (4Bit BinaryCodedQuadro UnoUnary, 4B BCQ UU) (0,1,2,3)=(0001,0010,0100,1000).

Таблица истинности четверичного (квадритного, Quadro) полусумматора в четверичном виде:

A 3 3 3 3 2 2 2 2 1 1 1 1 0 0 0 0
B 3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0
----------------------------------------
S 2 1 0 3 1 0 3 2 0 3 2 1 3 2 1 0
C 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0

Перенос не бывает больше 1 и возникает в 6-ти случаях из 16 (в 37,5% случаев).

Таблица истинности четверичного (квадритного, Quadro) полусумматора в двоичном виде:

A 1000 1000 1000 1000 0100 0100 0100 0100 0010 0010 0010 0010 0001 0001 0001 0001
B 1000 0100 0010 0001 1000 0100 0010 0001 1000 0100 0010 0001 1000 0100 0010 0001
---------------------------------------------------------------------------------------------------------------------
S 0100 0010 0001 1000 0010 0001 1000 0100 0001 1000 0100 0010 1000 0100 0010 0001
C 0010 0010 0010 0001 0010 0010 0001 0001 0010 0001 0001 0001 0001 0001 0001 0001

Снимок модели четверичного четырёхбитного полусумматора в симуляторе логических схем Atanua/Win32:

QuadroHalfAdder4BBCQAuto0.JPG

Четверичные четырёхбитные триггеры с автоматической установкой в 0 при включении служат для ввода четырёхбитных одноединичных (UnoUnary) квадритов и к схеме собственно полусумматора не относятся.
В отличие от четверичного полусумматора в двоичночетверичном коде, в четверичном четырёхбитном одноединичном (UnoUnary) полусумматоре дешифратор проще, но шифратор немного сложнее.

Код модели четверичного четырёхбитного полусумматора в симуляторе логических схем Atanua/Win32:

QuadroHalfAdder4BBCQAuto0.rar

[AndrejKulikov]

Четверичный двухбитный 4S-триггер с четырёхбитным управлением

Иногда бывает удобнее четырёхбитное управление четверичным двухбитным 4S-триггером (4Set-триггером, S0S1S2S3-триггером, Set0Set1Set2Set3-триггером), работающим в четверичной двухбитной системе 2B BCQuadro (0,1,2,3)=(00,01,10,11), например, в модели четверичного полусумматора.

Для этого автором была разработана схема и модель c четырёхбитным одноединичным (UnoUnary) управлением четверичным двухбитным 4S-триггером (4Set-триггером, S0S1S2S3-триггером, Set0Set1Set2Set3-триггером) в симуляторе логических схем Atanua/Win32:

2BBCQuadroRS1S2S3-trigger.JPG

Код модели четверичного двухбитного 4S-триггера (4Set-триггера, S0S1S2S3-триггера, Set0Set1Set2Set3-триггера) с четырёхбитным одноединичным (UnoUnary) управлением в симуляторе логических схем Atanua/Win32:

2BBCQuadroRS1S2S3-trigger.rar

[AndrejKulikov]

Пятиричный пятибитный 5S-триггер с автоматической установкой в ноль при включении

Снимок модели пятиричного пятибитного одноединичного 5S-триггера (5Set-триггера, S0S1S2S3S4-триггера, Set0Set1Set2Set3Set4-триггера) с автоматической установкой в ноль при включении в симуляторе логических схем Atanua/Win32:

5BBCPentaRS1S2S3S4-triggerAuto0.JPG

Код модели пятиричного пятибитного одноединичного 5S-триггера (5Set-триггера, S0S1S2S3S4-триггера, Set0Set1Set2Set3Set4-триггера) с автоматической установкой в ноль при включении в симуляторе логических схем Atanua/Win32:

5BBCPentaS0S1S2S3S4-triggerAuto0.rar

[Icer]

Каждый пост оформлять в виде темы? Это гениально! Возможно задаст новый тренд и вызовет шквал няшных мемасов.

[Shaos]

Каждый пост оформлять в виде темы? Это гениально! Возможно задаст новый тренд и вызовет шквал няшных мемасов.

Всё снова слепил вместе...