Девятиричный несимметричный полусумматор с девятиричным одноединичным выходным нонитом (9B BCN UU).
В девятиричном несимметричном полусумматоре с выходным девятиричным одноединичным нонитом (9-Bit BinaryCodedNonary UnoUnary, 9B BCN UU) в сборках nИЛИ выходного нонита в два раза меньше проводов и входов в сборках nИЛИ, поэтому он более экономичен по аппаратным затратам. Кроме этого, намного упрощается каскадное соединение девятиричных несимметричных полусумматоров в многоразрядных последовательных девятиричных несимметричных полусумматорах и увеличивается их быстродействие из-за отсутствия необходимости во входных дешифраторах-шифраторах двух трёхбитных одноединичных (UnoUnary) тритов в девятибитный одноединичный (UnoUnary) нонит.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Эксперименты с симулятором Atanua от Андрея Куликова
Moderator: Shaos
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Девятиричные полусумматоры
You do not have the required permissions to view the files attached to this post.
Last edited by AndrejKulikov on 23 Dec 2018 02:30, edited 1 time in total.
-
Shaos
- Admin
- Posts: 23989
- Joined: 08 Jan 2003 23:22
- Location: Silicon Valley
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Автор, не надо постить ваши эксперименты за пределами этого топика...
Я тут за главного - если что шлите мыло на me собака shaos точка net
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Девятиричный симметричный полусумматор
Девятиричный симметричный полусумматор с двухтритными нонитами
Девятиричный симметричный полусумматор складывает нониты (девятириты), т.е. сразу два двухтритных числа, поэтому он логикоматематически в два раза быстрее троичного симметричного полусумматора, который складывает триты (троиты), т.е. два одноторитных числа.
Девятиричный симметричный полусумматор задаётся двумя таблицами:
таблицей нонитов текущего младшего значащего разряда:
и таблицей тритов переноса в следующий старший значащий разряд:
Перенос по модулю не бывает больше 1. Ненулевой перенос возникает в
(n^2-1)/4=(9^2-1)/4=(81-1)/4=20-ти случаях из n^2=9^2=81-го (приблизительно в 24,7% случаев).
Однононитного (одноразрядного) девятиричного симметричного полусумматора достаточно для полного сложения нонитов за два программных прохода и для построения эвм на одном одноразрядном (однононитном) полусумматоре с длинной арифметикой подобно эвм "Сетунь" Соболева и Брусенцова и эвм "МИР" Глушкова.
Если бы в эвм "Сетунь" Соболева и Брусенцова был применён девятиричный полусумматор, а не троичный полусумматор, то эвм "Сетунь" Соболева и Брусенцова имела бы вдвое большее быстродействие.
Подобным образом устроен и четверичный сумматор в микропроцессорах команды из МИФИ под руководством Хетагурова, который складывает сразу два квадрита, т.е. по два двухбитных числа сразу, а не два однобитных числа, как в обычных двоичных полусумматорах, и работает вдвое быстрее обычных двоичных.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Троичные 3S-триггеры на входе с автоматической установкой в среднее состояние служат для ввода тритов и к схеме собственно девятиричного симметричного полусумматора не относятся.
Время сложения нонитов, при наличии многовходовых схем nИЛИ (n-in OR, ORn), равно 3*dt, где dt - время задержки в одном типовом логическом элементе.
По длине операндов полусумматор эквивалентен теоретическому ln9/ln2≈3,17 битному двоичному полусумматору (2^3,17≈9), который складывает сразу два 3,17-битных числа, а не два однобитных числа.
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Девятиричный симметричный полусумматор складывает нониты (девятириты), т.е. сразу два двухтритных числа, поэтому он логикоматематически в два раза быстрее троичного симметричного полусумматора, который складывает триты (троиты), т.е. два одноторитных числа.
Девятиричный симметричный полусумматор задаётся двумя таблицами:
таблицей нонитов текущего младшего значащего разряда:
Code: Select all
y
^
|
0 1 2 3 4 -4 -3 -2 -1
-1 0 1 2 3 4 -4 -3 -1
-2 -1 0 1 2 3 4 -4 -3
-3 -2 -1 0 1 2 3 4 -4
--4 -3 -2 -1 0 1 2 3 4 -> x
4 -4 -3 -2 -1 0 1 2 3
3 4 -4 -3 -2 -1 0 1 2
2 3 4 -4 -3 -2 -1 0 1
1 2 3 4 -4 -3 -2 -1 0
|
Code: Select all
y
^
|
0 0 0 0 0 1 1 1 1
0 0 0 0 0 0 1 1 1
0 0 0 0 0 0 0 1 1
0 0 0 0 0 0 0 0 1
- 0 0 0 0 0 0 0 0 0 -> x
-1 0 0 0 0 0 0 0 0
-1 -1 0 0 0 0 0 0 0
-1 -1 -1 0 0 0 0 0 0
-1 -1 -1 -1 0 0 0 0 0
|
(n^2-1)/4=(9^2-1)/4=(81-1)/4=20-ти случаях из n^2=9^2=81-го (приблизительно в 24,7% случаев).
Однононитного (одноразрядного) девятиричного симметричного полусумматора достаточно для полного сложения нонитов за два программных прохода и для построения эвм на одном одноразрядном (однононитном) полусумматоре с длинной арифметикой подобно эвм "Сетунь" Соболева и Брусенцова и эвм "МИР" Глушкова.
Если бы в эвм "Сетунь" Соболева и Брусенцова был применён девятиричный полусумматор, а не троичный полусумматор, то эвм "Сетунь" Соболева и Брусенцова имела бы вдвое большее быстродействие.
Подобным образом устроен и четверичный сумматор в микропроцессорах команды из МИФИ под руководством Хетагурова, который складывает сразу два квадрита, т.е. по два двухбитных числа сразу, а не два однобитных числа, как в обычных двоичных полусумматорах, и работает вдвое быстрее обычных двоичных.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Троичные 3S-триггеры на входе с автоматической установкой в среднее состояние служат для ввода тритов и к схеме собственно девятиричного симметричного полусумматора не относятся.
Время сложения нонитов, при наличии многовходовых схем nИЛИ (n-in OR, ORn), равно 3*dt, где dt - время задержки в одном типовом логическом элементе.
По длине операндов полусумматор эквивалентен теоретическому ln9/ln2≈3,17 битному двоичному полусумматору (2^3,17≈9), который складывает сразу два 3,17-битных числа, а не два однобитных числа.
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
You do not have the required permissions to view the files attached to this post.
Last edited by AndrejKulikov on 30 Dec 2018 04:54, edited 23 times in total.
-
Tronix
- Doomed
- Posts: 662
- Joined: 18 Nov 2013 02:38
- Location: Москва
Re: Девятиричный симметричный полусумматор
С нетерпением ждем тысячадвадцатьчетырехичный симметричный полусумматор 
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Девятиричный симметричный полусумматор
Читателям:Tronix wrote:С нетерпением ждем тысячадвадцатьчетырехичный симметричный полусумматор :kruto:
Симметричные полусумматоры и симметричные полные сумматоры бывают только в системах счисления с нечётными основаниями, поэтому "тысячадвадцатьчетырехичный симметричный полусумматор" невозможен.
-
Shaos
- Admin
- Posts: 23989
- Joined: 08 Jan 2003 23:22
- Location: Silicon Valley
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Авторам: если ещё одно сообщение с картинкой Atanua появится за пределами этого топика, автор будет забанен навсегда за вандализм... 
Я тут за главного - если что шлите мыло на me собака shaos точка net
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Семиричный семибитный S0S1S2S3S4S5S6-триггер
Семиричный семибитный 7S-триггер
При большой величине основания системы счисления начертание схем многобитных триггеров с косыми проводниками становится неудобным, поэтому автор приводит схему семиричного семибитного 7S-триггера (7Set-триггера, S0S1S2S3S4S5S6-триггера, Set0Set1Set2Set3Set4Set5Set6-триггера), работающего в семиричной семибитной одноединичной системе кодирования септитов 7B UU BCS (7Bit UnoUnary BinaryCodedSepta), с прямоугольным начертанием проводников.
Следует отметить, что начертание соединений в схеме управления триггером очень похоже на начертание соединений в схеме собственно триггера.
Триггер состоит из двух частей: собственно семиричного триггера на семи семивходовых логических элементах 7ИЛИ-НЕ (7-in NOR, NOR7) и схемы управления триггером на семи логических элементах 6ИЛИ (6-in OR, OR6). Триггер может управляться и другой схемой управления, например, семью разрядами обычного двоичного регистра микроконтроллера, микропроцессора и др.
Снимок модели семиричного семибитного одноединичного (UnoUnary) 7S-триггера (7Set-триггера, S0S1S2S3S4S5S6-триггера, Set0Set1Set2Set3Set4Set5Set6-триггера) в онлайн HTML5-версии симулятора электронных схем Circuit Simulator: Загрузить онлайн HTML5-версию симулятора электронных схем Circuit Simulator с моделью.
При большой величине основания системы счисления начертание схем многобитных триггеров с косыми проводниками становится неудобным, поэтому автор приводит схему семиричного семибитного 7S-триггера (7Set-триггера, S0S1S2S3S4S5S6-триггера, Set0Set1Set2Set3Set4Set5Set6-триггера), работающего в семиричной семибитной одноединичной системе кодирования септитов 7B UU BCS (7Bit UnoUnary BinaryCodedSepta), с прямоугольным начертанием проводников.
Следует отметить, что начертание соединений в схеме управления триггером очень похоже на начертание соединений в схеме собственно триггера.
Триггер состоит из двух частей: собственно семиричного триггера на семи семивходовых логических элементах 7ИЛИ-НЕ (7-in NOR, NOR7) и схемы управления триггером на семи логических элементах 6ИЛИ (6-in OR, OR6). Триггер может управляться и другой схемой управления, например, семью разрядами обычного двоичного регистра микроконтроллера, микропроцессора и др.
Снимок модели семиричного семибитного одноединичного (UnoUnary) 7S-триггера (7Set-триггера, S0S1S2S3S4S5S6-триггера, Set0Set1Set2Set3Set4Set5Set6-триггера) в онлайн HTML5-версии симулятора электронных схем Circuit Simulator: Загрузить онлайн HTML5-версию симулятора электронных схем Circuit Simulator с моделью.
You do not have the required permissions to view the files attached to this post.
Last edited by AndrejKulikov on 28 Dec 2018 02:42, edited 2 times in total.
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Девятиричный симметричный полусумматор с девятибитным одноединичным выходным нонитом
Девятиричный симметричный полусумматор с девятибитным одноединичным выходным нонитом, при наличии многовходовых логических элементов nИЛИ (n-in OR, ORn), складывает два девятиричных числа за 2*dt, так как отпадает нужда в декодерах двухтритных нонитов в девятибитные одноединичные нониты, т.е. на 1*dt быстрее, чем девятиричный симметричный полусумматор с двухтритными нонитами, имеет меньшее количество проводников и входов в логических элементах nИЛИ (n-in OR, ORn) в шифраторе и более просто каскадируется, так как выход закодирован в том же девятибитном одноединичном коде (9B UU BCN, 9-Bit UnoUnary BinaryCodedNonary), что и входы.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Троичные трёхбитные триггеры на входе с автоматической установкой в среднее состояние при включении служат для ввода двухтритных нонитов и частью схемы собственно девятиричного симметричного полусумматора не являются.
По длине операндов полусумматор эквивалентен теоретическому ln9/ln2≈3,17 битному двоичному полусумматору (2^3,17≈9), который складывает сразу два теоретических 3,17-битных числа, а не два однобитных числа.
Для сравнения: эквивалентный девятиричному симметричному полусумматору по длине операндов теоретический 3.17-битный полный сумматор Когге-Стоуна складывает два теоретических 3.17-битных числа за время равное
2*(log2(n)+1)*dt≈2*(log2(3.17)+1)*dt≈5.33*dt,
т.е. эквивалентный девятиричному симметричному полусумматору теоретический 3.17-битный полный сумматор Когге-Стоуна на 3.33*dt медленнее, чем девятиричный симметричный полусумматор с выходным девятибитным одноединичным нонитом (девятиритом) (2*dt).
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Приложение:
Девятиричный симметричный полусумматор в виде двух квадратных таблиц:
таблицы нонитов текущего младшего значащего разряда:
и таблицы тритов переноса в следующий старший значащий разряд:
Перенос по модулю не бывает больше 1. Ненулевой перенос возникает в
(n^2-1)/4=(9^2-1)/4=(81-1)/4=20-ти случаях из n^2=9^2=81-го (приблизительно в 24,7% случаев).
Девятиричный симметричный полусумматор с девятибитным одноединичным выходным нонитом, при наличии многовходовых логических элементов nИЛИ (n-in OR, ORn), складывает два девятиричных числа за 2*dt, так как отпадает нужда в декодерах двухтритных нонитов в девятибитные одноединичные нониты, т.е. на 1*dt быстрее, чем девятиричный симметричный полусумматор с двухтритными нонитами, имеет меньшее количество проводников и входов в логических элементах nИЛИ (n-in OR, ORn) в шифраторе и более просто каскадируется, так как выход закодирован в том же девятибитном одноединичном коде (9B UU BCN, 9-Bit UnoUnary BinaryCodedNonary), что и входы.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Троичные трёхбитные триггеры на входе с автоматической установкой в среднее состояние при включении служат для ввода двухтритных нонитов и частью схемы собственно девятиричного симметричного полусумматора не являются.
По длине операндов полусумматор эквивалентен теоретическому ln9/ln2≈3,17 битному двоичному полусумматору (2^3,17≈9), который складывает сразу два теоретических 3,17-битных числа, а не два однобитных числа.
Для сравнения: эквивалентный девятиричному симметричному полусумматору по длине операндов теоретический 3.17-битный полный сумматор Когге-Стоуна складывает два теоретических 3.17-битных числа за время равное
2*(log2(n)+1)*dt≈2*(log2(3.17)+1)*dt≈5.33*dt,
т.е. эквивалентный девятиричному симметричному полусумматору теоретический 3.17-битный полный сумматор Когге-Стоуна на 3.33*dt медленнее, чем девятиричный симметричный полусумматор с выходным девятибитным одноединичным нонитом (девятиритом) (2*dt).
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Приложение:
Девятиричный симметричный полусумматор в виде двух квадратных таблиц:
таблицы нонитов текущего младшего значащего разряда:
Code: Select all
y
^
|
0 1 2 3 4 -4 -3 -2 -1
-1 0 1 2 3 4 -4 -3 -1
-2 -1 0 1 2 3 4 -4 -3
-3 -2 -1 0 1 2 3 4 -4
--4 -3 -2 -1 0 1 2 3 4 -> x
4 -4 -3 -2 -1 0 1 2 3
3 4 -4 -3 -2 -1 0 1 2
2 3 4 -4 -3 -2 -1 0 1
1 2 3 4 -4 -3 -2 -1 0
|
Code: Select all
y
^
|
0 0 0 0 0 1 1 1 1
0 0 0 0 0 0 1 1 1
0 0 0 0 0 0 0 1 1
0 0 0 0 0 0 0 0 1
- 0 0 0 0 0 0 0 0 0 -> x
-1 0 0 0 0 0 0 0 0
-1 -1 0 0 0 0 0 0 0
-1 -1 -1 0 0 0 0 0 0
-1 -1 -1 -1 0 0 0 0 0
|
(n^2-1)/4=(9^2-1)/4=(81-1)/4=20-ти случаях из n^2=9^2=81-го (приблизительно в 24,7% случаев).
You do not have the required permissions to view the files attached to this post.
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Девятирично-двоичный несимметричный полусумматор с двухтритным выходным нонитом
Полные (трёхаргументные) сумматоры можно построить, как по однокаскадной схеме "дешифратор-шифратор" с временем суммирования 2*dt, так и с меньшими аппаратными затратами по двухкаскадной схеме на двух полусумматорах, но, в этом случае, время суммирования увеличивается вдвое до 2*2*dt=4*dt.
Так как при девятиричном несимметричном полусложении перенос не бывает больше 1, то при построении двухкаскадного полного девятиричного несимметричного сумматора из двух девятиричных несимметричных полусумматоров, для уменьшения аппаратных затрат, второй несимметричный полусумматор можно выполнить в виде комбинированного девятирично-двоичного несимметричного полусумматора, первый операнд которого - девятиричный девятибитный (девятифазный) одноединичный нонит, а второй операнд - двоичный двухбитный (парафазный) одноединичный бит.
Таблица истинности девятирично-двоичного несимметричного полусумматора:
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Полные (трёхаргументные) сумматоры можно построить, как по однокаскадной схеме "дешифратор-шифратор" с временем суммирования 2*dt, так и с меньшими аппаратными затратами по двухкаскадной схеме на двух полусумматорах, но, в этом случае, время суммирования увеличивается вдвое до 2*2*dt=4*dt.
Так как при девятиричном несимметричном полусложении перенос не бывает больше 1, то при построении двухкаскадного полного девятиричного несимметричного сумматора из двух девятиричных несимметричных полусумматоров, для уменьшения аппаратных затрат, второй несимметричный полусумматор можно выполнить в виде комбинированного девятирично-двоичного несимметричного полусумматора, первый операнд которого - девятиричный девятибитный (девятифазный) одноединичный нонит, а второй операнд - двоичный двухбитный (парафазный) одноединичный бит.
Таблица истинности девятирично-двоичного несимметричного полусумматора:
Code: Select all
S=(A+B) MOD 9
B
^
|
1 2 3 4 5 6 7 8 0
0 1 2 3 4 5 6 7 8->A
C=(A+B)\9
B
^
|
0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0 0->A
You do not have the required permissions to view the files attached to this post.
Last edited by AndrejKulikov on 05 Jan 2019 13:49, edited 4 times in total.
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Девятирично-троичный симметричный полусумматор с девятибитным выходным нонитом
Полные (трёхаргументные) сумматоры можно построить, как по однокаскадной схеме "дешифратор-шифратор" с временем суммирования 2*dt, так и с меньшими аппаратными затратами по двухкаскадной схеме на двух полусумматорах, но, в этом случае, время суммирования увеличивается вдвое до 2*2*dt=4*dt.
Так как при девятиричном симметричном полусложении перенос по модулю не бывает больше 1, то при построении двухкаскадного полного девятиричного симметричного сумматора из двух девятиричных симметричных полусумматоров, для уменьшения аппаратных затрат, второй симметричный полусумматор можно выполнить в виде комбинированного девятирично-троичного симметричного полусумматора, первый операнд которого - девятиричный девятибитный (девятифазный) одноединичный нонит, а второй операнд - троичный трёхбитный (трёхфазный) одноединичный трит.
Девятирично-троичный симметричный полусумматор в виде двух таблиц:
таблицы нонитов текущего младшего значащего разряда:
и таблицы тритов переноса в следующий старший значащий разряд:
Ненулевой перенос возникает в 2-х случаях из 27-ми (в 7,(407)% случаев).
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Полные (трёхаргументные) сумматоры можно построить, как по однокаскадной схеме "дешифратор-шифратор" с временем суммирования 2*dt, так и с меньшими аппаратными затратами по двухкаскадной схеме на двух полусумматорах, но, в этом случае, время суммирования увеличивается вдвое до 2*2*dt=4*dt.
Так как при девятиричном симметричном полусложении перенос по модулю не бывает больше 1, то при построении двухкаскадного полного девятиричного симметричного сумматора из двух девятиричных симметричных полусумматоров, для уменьшения аппаратных затрат, второй симметричный полусумматор можно выполнить в виде комбинированного девятирично-троичного симметричного полусумматора, первый операнд которого - девятиричный девятибитный (девятифазный) одноединичный нонит, а второй операнд - троичный трёхбитный (трёхфазный) одноединичный трит.
Девятирично-троичный симметричный полусумматор в виде двух таблиц:
таблицы нонитов текущего младшего значащего разряда:
Code: Select all
B
^
|
-3 -2 -1 0 1 2 3 4 -4
--4 -3 -2 -1 0 1 2 3 4 -> A
4 -4 -3 -2 -1 0 1 2 3
|
Code: Select all
B
^
|
0 0 0 0 0 0 0 0 1
- 0 0 0 0 0 0 0 0 0 -> A
-1 0 0 0 0 0 0 0 0
|
Ненулевой перенос возникает в 2-х случаях из 27-ми (в 7,(407)% случаев).
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
You do not have the required permissions to view the files attached to this post.
Last edited by AndrejKulikov on 05 Jan 2019 13:48, edited 1 time in total.
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Девятиричный девятибитный одноединичный 9S-триггер
Триггер состоит из двух частей: собственно девятиричного девятибитного триггера и схемы управления триггером.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Триггер состоит из двух частей: собственно девятиричного девятибитного триггера и схемы управления триггером.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
You do not have the required permissions to view the files attached to this post.
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Конвертор нонитов из девятибитного одноединичного кода в обычный двоичный код
Конвертор преобразует несимметричные и симметричные девятибитные нониты в девятиричном одноединичном коде (9-Bit UnoUnary BinaryCodedNonary, 9B UU BCN) в четырёхбитные нониты в обычном двоичном коде (4-Bit BinaryCodedNonary, 4B BCN).
Конвертор пригоден и для нонитов в девятиричной несимметричной системе счисления и для нонитов в девятиричной симметричной системе счисления.
Таблица соответствий:
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Девятиричные 9S-триггеры на входе конвертора служат для ввода девятибитных одноединичных нонитов и частью схемы собственно конвертора не являются.
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
Конвертор преобразует несимметричные и симметричные девятибитные нониты в девятиричном одноединичном коде (9-Bit UnoUnary BinaryCodedNonary, 9B UU BCN) в четырёхбитные нониты в обычном двоичном коде (4-Bit BinaryCodedNonary, 4B BCN).
Конвертор пригоден и для нонитов в девятиричной несимметричной системе счисления и для нонитов в девятиричной симметричной системе счисления.
Таблица соответствий:
Code: Select all
8 7 6 5 4 3 2 1 0 Несимметричный нонит
+4 +3 +2 +1 0 -1 -2 -3 -4 Симметричный нонит
1000 0111 0110 0101 0100 0011 0010 0001 0000 Нонит в обычном двоичном коде
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition:
You do not have the required permissions to view the files attached to this post.
Last edited by AndrejKulikov on 06 Jan 2019 08:41, edited 2 times in total.
-
TernarySystem
- Doomed
- Posts: 625
- Joined: 27 Jul 2018 12:07
Re: Эксперименты с симулятором Atanua от Андрея Куликова
AndrejKulikov wrote:Конвертер нонитов из девятибитного одноединичного кода в обычный двоичный код
Конвертер преобразует несимметричные и симметричные девятибитные нониты в девятиричном одноединичном коде (9-Bit UnoUnary BinaryCodedNonary, 9B UU BCN) в четырёхбитные нониты в обычном двоичном коде (4-Bit BinaryCodedNonary, 4B BCN).
Конвертер пригоден и для нонитов в девятиричной несимметричной системе счисления и для нонитов в девятиричной симметричной системе счисления.
Таблица соответствий:Code: Select all
8 7 6 5 4 3 2 1 0 Несимметричный нонит +4 +3 +2 +1 0 -1 -2 -3 -4 Симметричный нонит 1000 0111 0110 0101 0100 0011 0010 0001 0000 Нонит в обычном двоичном коде
Wow нониты - впереди системы всей, а где же необычная избыточная двоичная (-1, 0, 1)?
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Читателям:TernarySystem wrote:AndrejKulikov wrote:Конвертер нонитов из девятибитного одноединичного кода в обычный двоичный код
Конвертер преобразует несимметричные и симметричные девятибитные нониты в девятиричном одноединичном коде (9-Bit UnoUnary BinaryCodedNonary, 9B UU BCN) в четырёхбитные нониты в обычном двоичном коде (4-Bit BinaryCodedNonary, 4B BCN).
Конвертер пригоден и для нонитов в девятиричной несимметричной системе счисления и для нонитов в девятиричной симметричной системе счисления.
Таблица соответствий:Wow нониты - впереди системы всей, а где же необычная избыточная двоичная (-1, 0, 1)?Code: Select all
8 7 6 5 4 3 2 1 0 Несимметричный нонит +4 +3 +2 +1 0 -1 -2 -3 -4 Симметричный нонит 1000 0111 0110 0101 0100 0011 0010 0001 0000 Нонит в обычном двоичном коде
1. "TernarySystem" читать читал, а понять не понял, что в избыточных системах одно или несколько состояний могут обозначаться не одним, а двумя, тремя и большим количеством знаков.
Например:
а) обычная двоичная система, в которой состояние 1 может обозначатся двумя знаками: "1" и "2", является двоичной избыточной,
б) обычная троичная система, в которой состояние 2 может обозначатся двумя знаками: "2" и "3", является троичной избыточной.
2. Троичная симметричная система имеет три состояния и обозначение состояний тремя знаками: (-1, 0, 1), и поэтому избыточной не является.
3. Читатели, понявшие, что такое избыточные системы, могут оценить глубину непонимания "TernarySystem"ом избыточных и неизбыточных систем.
-
AndrejKulikov
- Banned
- Posts: 315
- Joined: 07 Mar 2018 23:17
- Location: Россия, Москва
Re: Эксперименты с симулятором Atanua от Андрея Куликова
Девятиричный несимметричный полусумматор на ПЗУ с обычным двоичным кодированием нонитов
Обычное двоичное кодирование нонитов позволяет более плотно упаковывать таблицу истинности девятиричного несимметричного полусумматора в ПЗУ 2708.
Результат так же получается с обычным двоичным кодированием нонитов, что облегчает каскадирование полусумматоров.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: 5
Девятиричные девятибитные одноединичные 9S-триггеры служат для ввода нонитов и частью схемы собственно девятиричного несимметричного полусумматора на ПЗУ не являются.
Конверторы нонитов на выходе девятиричных девятибитных одноединичных 9S-триггеров преобразуют девятибитные одноединичные нониты в нониты в обычном двоичном коде и частью схемы собственно девятиричного несимметричного полусумматора на ПЗУ тоже не являются
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Программа на TurboBasic'е вычисления значений нонитов сумм по модулю 9 в обычном двоичном коде и значений битов переноса в девятиричном несимметричном полусумматоре для записи в ПЗУ 2708:
Программа создаёт два файла с таблицами полусумматора: 2708.BIN и 2708.TXT.
Записать таблицу истинности девятиричного несимметричного полусумматора с кодированием нонитов в обычном двоичном коде в ПЗУ 2708 можно двумя способами:
1. Штатный способ.
В симулятор Atanua загружается модель полусумматора. Курсор наводится на ПЗУ 2708 и после клика на чипе левой кнопкой мыши с клавиатуры вводится буква "L". В появившемся окне выбирается файл 2708.BIN и на нём делается клик левой кнопкой мыши.
2. Нештатный способ.
Код модели открывается в редакторе текстов WordPad. Находится строка с описанием чипа 2708. Файл 2708.TXT открывается в Блокноте, содержимое копируется и записывается в код модели в строку с описанием содержимого чипа 2708 после 8-ми первых знаков, определяющих начальный и конечный адрес ячеек ПЗУ (для ПЗУ 2708 обычно 0000040016), вместо ранее записанной информации.
Обычное двоичное кодирование нонитов позволяет более плотно упаковывать таблицу истинности девятиричного несимметричного полусумматора в ПЗУ 2708.
Результат так же получается с обычным двоичным кодированием нонитов, что облегчает каскадирование полусумматоров.
Снимок модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: 5
Девятиричные девятибитные одноединичные 9S-триггеры служат для ввода нонитов и частью схемы собственно девятиричного несимметричного полусумматора на ПЗУ не являются.
Конверторы нонитов на выходе девятиричных девятибитных одноединичных 9S-триггеров преобразуют девятибитные одноединичные нониты в нониты в обычном двоичном коде и частью схемы собственно девятиричного несимметричного полусумматора на ПЗУ тоже не являются
Код модели в симуляторе логических схем Atanua/Win32 1.0.081116 - Personal Edition: Программа на TurboBasic'е вычисления значений нонитов сумм по модулю 9 в обычном двоичном коде и значений битов переноса в девятиричном несимметричном полусумматоре для записи в ПЗУ 2708:
Code: Select all
CLS
COLOR 10,0
DIM Nonal$(8)
DATA "0","1","2","3","4","5","6","7","8"
FOR I%=0 TO 8
READ Nonal$(I%)
NEXT I%
DIM F2NNS%(15,15,1),F2NNC%(15,15,1)
OPEN "2708.TXT" FOR OUTPUT AS # 1
OPEN "2708.BIN" FOR OUTPUT AS # 2
FOR K%=0 TO 0
FOR J%=0 TO 15
FOR I%=0 TO 15
F2NNC%(I%,J%,K%)=(I%+J%+K%) \ 9
F2NNS%(I%,J%,K%)=(I%+J%+K%) MOD 9
PRINT Nonal$(F2NNC%(I%,J%,K%));
PRINT Nonal$(F2NNS%(I%,J%,K%));
PRINT #1,Nonal$(F2NNC%(I%,J%,K%));
PRINT #1,Nonal$(F2NNS%(I%,J%,K%));
F2NNCS%=F2NNC%(I%,J%,K%)*16+F2NNS%(I%,J%,K%)
'PRINT CHR$(F2NNCS%+&H30);
PRINT #2,CHR$(F2NNCS%);
NEXT I%
PRINT
NEXT J%
NEXT K%
CLOSE # 1
CLOSE # 2
END
Записать таблицу истинности девятиричного несимметричного полусумматора с кодированием нонитов в обычном двоичном коде в ПЗУ 2708 можно двумя способами:
1. Штатный способ.
В симулятор Atanua загружается модель полусумматора. Курсор наводится на ПЗУ 2708 и после клика на чипе левой кнопкой мыши с клавиатуры вводится буква "L". В появившемся окне выбирается файл 2708.BIN и на нём делается клик левой кнопкой мыши.
2. Нештатный способ.
Код модели открывается в редакторе текстов WordPad. Находится строка с описанием чипа 2708. Файл 2708.TXT открывается в Блокноте, содержимое копируется и записывается в код модели в строку с описанием содержимого чипа 2708 после 8-ми первых знаков, определяющих начальный и конечный адрес ячеек ПЗУ (для ПЗУ 2708 обычно 0000040016), вместо ранее записанной информации.
You do not have the required permissions to view the files attached to this post.
Last edited by AndrejKulikov on 06 Jan 2019 17:37, edited 3 times in total.
