Троичная логика и асинхронная схемотехника

[sva]

предлагаю сообществу обратить внимание на реализацию троичной логики многопроводными способами (это гораздо проще реализуемо в железе современного уровня + это уже сейчас может быть внедрено в производство без изменения технологическиъх цепей проектирования)
в отличие от танцев с 2х-полярным питанием, поскольку это мягко говоря не шибко технологично

для синхронной реализации это представляется избыточным
(? по моим предварительным оценкам)
а вот для асинхронной реализации многопроводные системы самое оно

ввиду этого логично было бы обратить внимание на многопроводные реализации асинхронной схемотехники в частности такой раздел как NCL (NULL-convention logic, Theseus Research inc.)
основа NCL - это пороговые элементы с гистерезисом
у нас этим занималась группа Варшавского

ps: если кому будет интересно то у меня есть кое-каие наработки в этом направлении - в частности транзисторные модели пороговых элементов на verilog-е, а так же модели триггера и сумматора (и соответственно базовых 6-тритных сумматора с поледоватлеьным переносом и регистра)

книга по NCL
Wiley-Interscience - Logically Determined Design: Clockless System Design with NULL-Convention Logic

[sva]

если сообщество заинтересуется то было бы неплохо если бы нашелся математик для разработки методов ускоренных умножения, сложения и прочих операций именно в данном представлении

[Shaos]

Это ни экономически, ни технически не выгодно - явное утяжеление конструкции по сравнению с двоичными решениями. Ну и к тому же:

NCL is the property of Theseus Logic Inc. and a license must be obtained from Theseus logic for any commercial use of NCL.

[sva]

1. а так ли это? при реализации многопроводным кодом на пороговых элементах с гистерезисом полный 2й сумматор занимает порядка 150 транзисторов, полный троичный порядка 280
при приведении к единому эвкиваленту получаем что число транзисторов в троичной примерно на ~5-10 % выше чем в двоичной
(необходимо учесть дополнительные затраты на синхронизацию при двоичной реализации).

2. да, если конечно вы будете использовать их (Theseus) инструментарий и аббревиатуру NCL то безусловно вы находитесь под давлением их патентов

но пороговыми элементами с гитерезисом занимались не только в theseus - у нас занималась ими группа Варшавского, так что вопрос с правами не совсем так очевиден.

[Shaos]

Если мы назовём Микки-Мауса Мышко-Клаусом и будем продавать, то от этого тяжесть наказания не уменьшится...

[Mac Buster]

число транзисторов в троичной примерно на ~5-10 % выше чем в двоичной

Собственно, это верно лишь отчасти. Двоичные схемы при развитии увеличивают количество элементов фактически линейно, а в случае троичной схемы, число элементов падает с ростом сложности схем. И возможно, в какой-то момент троичная схема сравняется с двоичной по числу элементов, причем скорее всего в первой будет меньше число связей, а функциональность выше.

но пороговыми элементами с гитерезисом занимались не только в theseus - у нас занималась ими группа Варшавского, так что вопрос с правами не совсем так очевиден.

Да, но тогда придется явно указывать что речь идет о развитии идей группы Варшавского. Тут могут помочь его бывшие сотрудники, возможно Смоленский что-нибудь подскажет, я знаю как с ним связаться.

[sva]

2 shaos

не понимаю вашей иронии

во-первых с патентным правом надо разбираться всерьез, не все столь однозначно как вы его понимаете

во-вторых асинхронная схемотехника в любом виде требует очень серьезнывх денег (это если делать что-то для массового применения а не на коленке)
а такие деньги в нашей стране на подобные вещи могут выделить лишь военные (на текущий момент)
а их насколько мне ведомо патентные дела мало беспокоят

[Shaos]

асинхронная схемотехника в любом виде требует очень серьезнывх денег (это если делать что-то для массового применения а не на коленке)
а такие деньги в нашей стране на подобные вещи могут выделить лишь военные (на текущий момент)
а их насколько мне ведомо патентные дела мало беспокоят

Ну если внимательно посмотреть на моё местоположение, то можно легко догадаться, что поддерживать российских военных мне противопоказано (особенно в связи с последними событиями), как и плевать на американское патентное право.
P.S. Данный сайт кстати также в США хостится - так что...

[sva]

у нас сейчас больше академический интерес
поэтому разговоры о патентном праве я нахожу для начала неуместными

и хотелось бы их здесь не обсуждать чтобы тему не замусоривать

[Mac Buster]

Поддерживаю. Предлагаю перейти к обсуждению существующих наработок в этом направлении.

[sva]

желающим мог бы предоставить модели базовых пороговых вентилей на транзисторном уровне
а так же примервы реализации триггеров и сумматора с последовательным переносом на этих вентилях
(к сожалению было мало времени для оптимизации схем и отработки более сложных модулей вроде умножителя)

обращаться в личку

[Shaos]

а сюда запостить? хотя бы картинки базовых вентилей

[sva]

вот вентиль с порогом 2 из 3х (далее 2/3)
при получении "1" на любых 2х (и на всех 3х естественно тоже) входах на выходе получается "1" а при получении "0" на всех 3х выводах выход в "0"



ps: а архив как выложить?

[sva]

вот пример еще одного вентиля (2/4)

[sva]

остальные пороговые вентили строятся по аналогичному принципу
вентили 1/N по сути являются элементами "ИЛИ"
вентили N/N по - элементами "И" c гистерезисом
стоит отметить что без обычных элементов "И" (без гистерезиса) лично мне обойтись при построении схем не удалось хотя при моделировании с разными задержками распространения по цепям глитчей замечено не было.

вентили с числом входов более 5 (да и 5 тоже сомнительно чтобы было оптимальным) не строились потому что по расчетам получалось что реализация некоторой логики на элементах с меньшим кол-вом входов более выигрышна по общему кол-ву транзисторов