Собственно, я и затевал освоить FPGA/CPLD, чтобы не делать проекты типа микропроцессора на ТТЛ мелочевке...Lavr wrote:Вопрос как раз связан с этим - влезет/не влезет: я хочу запихать в эту CPLD свой 4-bit Processor,
но пока не имею достаточно опыта и в сомнениях - влезет/не влезет?
Вопрос влезет/не влезет - так и остался повисшим в воздухе, но я всё же решил поискать какую-либо оценку.
Понятно, что прежде чем лепить что-то своё, неплохо бы попробовать заведомо рабочий проект.
И я подумал, что, пожалуй, микропроцессор 6502 - один из тех, которые как только не эмулируют, и, возможно,
оценить можно при помощи проектов эмуляции 6502 в CPLD...
В общем в лобовую искал я по сочетанию "6502 in CPLD" и нашел вот такой проект:
Arlet_cpld-6502_ 6502 CPU in 4 small CPLDs Здесь 6502 впихнули в 4 сравнительно небольших CPLD типа XC9572XL.
Я сделал примерную прикидку для этого проекта:
CPLD XC9572XL:
Количество макроячеек: 72
Количество блоков логических массивов (LAB): 4
У меня вот такая ПЛИС:
MAX 3000A EPM3256ATC144-10N:
Количество блоков логических массивов 16
Количество макроячеек 256
Если брать по максимуму, то в проекте 6502 используют 72 х 4 = 288 макроячеек
Более чем уверен, что не все из 72 макроячеек в каждой ПЛИС задействованы.
Следовательно, проект 6502 должен уместиться в 256 макроячеек ПЛИС MAX 3000A EPM3256ATC144-10N.
С учётом того, что и межсоединения 4 ПЛИС свернутся внутрь одной ПЛИС.
Но это чисто вот такие рассуждения "на первый взгляд"...
И у меня вопрос к нашим гуру по FPGA/CPLD: это правильная прикидка, или я чего-то не учитываю?