Троичная логика и асинхронная схемотехника

[Shaos]

А с какой стороны это можно к троичности применить?

[sva]

к примеру вот так выглядит схема полного сумматора в двоичной системе счисления в 2х-проводном коде

из приведенной книги (стр 25)
там же далее приводится пример оптимизации

аналогично строится скажем полный сумматор для троичной системы счисления и 3х-проводной схемы

(реализовывать асинхронную троичную арифметику в 2х-проводном коде невозможно потому что необходимо наличие 3х состояний отличающихся от значения NULL только одним разрядом)

[Shaos]

(реализовывать асинхронную троичную арифметику в 2х-проводном коде невозможно потому что необходимо наличие 3х состояний отличающихся от значения NULL только одним разрядом)

ну и чем же это отличается от наличия отдельного синхросигнала? не вижу абсолютно никакого технического смысла в этих утяжелениях...

[sva]

принципиальное отличие в отсутствии синхросигнала

достоинства и недостатки асболютно те же что и при сравнении синхронной и асинхронной в любом виде.

асинхронная зачастую проигрывает по кол-ву элементов (транзисторов) хотя не так сильно, поскольку нет необходимости выравнивания клоков (а только оно жрет до 20% площади и до трети потребления) и большом кол-ве усилителей на длинных связях.
и при сравнимых быстродействиях будет больше по площади на 15-20%
(что очень мало поскольку значительное место в кристалле потребялют блоки памяти)
так же выигрывает по потреблению, при чем в отличие от синхронной не имеет пиков потребления, потребляет только когда работает, всегда готова к работе (в любом спящем состоянии)
потенциально потребляет в 3-4 раза меньше
(при сравнимом быстродействии)
потенциально может работать быстрее чем синхронная (общая производительность системы),но при этом будет раза в 2 жирнее и потребялть приемрно столько же

ну и главный недостаток - это отсутствие средств проектирования и инженеров которые могут проектировать подобные схемы.

и еще одно несомненное достоинство - что при проектировании по принципу delay-insensitive позволяет не зависить от климатических условий - схема будет работать до тех пор пока жив кремний (опять же выше выход годных).


ps: вообще чтобы не было недоразумений, меня лично больше занимает асинхронная схемотехника, и троичная логика в прилоении к ней как более удобный инструмент реализации функционала.
а если смотреть так как вы то и троичная логика по большому счету тоже бессмысленна, поскольку средства проектирования для двоичной делают реализацию задачи даже большей сложности более простой.

[Mac Buster]

Вопрос о асинхронной схемотехнике поднимался не раз, применение троичного кодирования в этой области так же затрагивалось, но, если не ошибаюсь, до сих пор не было каких-либо собственных разработок в этой области. А преимущества такого подхода, вроде более низкого потребления и меньшей площади, не упоминались вообще. В связи с этим я могу только приветствовать публикацию и обсуждение троичных асинхронных блоков и схем.

[Shaos]

принципиальное отличие в отсутствии синхросигнала

и наличии одного дополнительного провода на каждый сигнальный (а то и двух)

троичность тем и хроша, что приводит к уменьшению количества проводников, а тут наоборот - увеличение, да ещё и в несколько раз!

[sva]

чудес не бывает

выигрываете в одном-проигрываете в другом

на кристалее не так важно сколько проводов у вас - главное общие затраты
а по общим затратам есть много статей по которым видно что асинхронная требует на 15-20% больше площади, не включая память
если учесть что память частенько составляет около половины площади кристалла топотеря в 5-8 % площади не велика, по сравнению с преимуществми


в книгах по асинхронной схемотехнике и сттьям по исследованиям в этой области приведены и хорошо расписаны достоинства и недостатки и приведены сравнительные характеристики относительно синхронной
кому интересно сами найдут - матеприалов достаточно(или я могу кой чего дать), ликбез по этому поводу здесь проводить смысла не вижу (тем более что и сам можно сказать новичек)
кому не интересерно, .... нуууу на нет и суда нет


а по поводу многопроводности я уже писал чуть выше что на текущий момент реализации с двуполярным питанием возможны только на заказных кристаллах, либо на рассыпухе
на рассыпухе серьезную схему собрать сложно
а при реализации на том же ПЛИСе вы так илииначе вынужденны работать в кодированном представлении с той же избыточностью

[Mac Buster]

а по поводу многопроводности я уже писал чуть выше что на текущий момент реализации с двуполярным питанием возможны только на заказных кристаллах, либо на рассыпухе

А в чем сложность с реализацией на заказных кристаллах? Троичная техника так или иначе реализуется собственными элементами, если не рассматривать варианты имитации троичных элементов на двоичных аналогах.

[sva]

если вы обратите внимание то в данной теме затронута реализация именно на элементах с двумя состояниями.

лично я плохо представляю как реализуется при современном техпроцессе элемент с тремя состояними на пластине.

да и доступность фабрик мне кажется несколько хуже чем у ПЛИС

ps: я не уверен что снижение кол-ва линий связи столь критичная задача на сегодняшний день
алгоритмические возможности троичной логики мне кажутся более актуальными ее достоинствами.
а для этого вполне сгодится ее имитация на элементах с двумя состояниями

[Mac Buster]

я не уверен что снижение кол-ва линий связи столь критичная задача на сегодняшний день

Если не обращать внимания на тот факт, что в современных процессорах соединения занимают до 70% площади, и снижение их числа хоть на 5-10% позволит уменьшить площадь кристалла или добавить в него какие-либо блоки, тогда да - это не критичная задача.

[sva]

вообще-то наоборот проводники добавляют до трети площади
дело в том что они же располагаются в слоях металлизации и располанаются параллельно элементам
и добаввочная площать определяется как кол-вом соединений так и кол-вом слоев металла

[Mac Buster]

Хочу предложить написать на эту тему статью, описать преимущества и недостатки асинхронной схемотехники, как ее можно использовать в применении к троичной области, какие достоинства могут быть у этого применения и дать сравнительную оценку затрат времени и элементов на примере реализации каких-либо блоков.

[sva]

по поводу достоинств и недостатков асинхронной написано уже достаточно
что касательно приложения к троичной - потихоньку пишу по мере продвижения, только это продивгается медленно - времени нет совсем

[Shaos]

Это ни экономически, ни технически не выгодно - явное утяжеление конструкции по сравнению с двоичными решениями. Ну и к тому же:

NCL is the property of Theseus Logic Inc. and a license must be obtained from Theseus logic for any commercial use of NCL.

Поднимаю древнюю тему 2010 года

Данный патент похоже скопытился ещё в 2011 году:
https://patents.google.com/patent/US5305463
и на момент создания этого топика уже не принадлежал Theseus Logic Inc.

1993-06-08 Application filed by Theseus Res
...
1994-04-19 Application granted
1994-04-19 Publication of US5305463A
...
1998-10-08 Assigned to THESEUS LOGIC, INC.
1998-10-30 Assigned to THESEUS LOGIC, INC.
2009-12-17 Assigned to CAMGIAN NETWORKS, INC.
2010-12-19 Assigned to CAMGIAN MICROSYSTEMS CORPORATION
2011-05-17 Anticipated expiration
2011-08-01 Assigned to WAVE SEMICONDUCTOR, INC.

И тут выходит, что sva предложил использовать "трёхпроводную троичку" для построения асинхронных троичных схем ещё 05 июля 2010 года

к примеру вот так выглядит схема полного сумматора в двоичной системе счисления в 2х-проводном коде
...
из приведенной книги (стр 25)
там же далее приводится пример оптимизации

аналогично строится скажем полный сумматор для троичной системы счисления и 3х-проводной схемы...

P.S. Все картинки, которые он заливал на радикал, пропали, поэтому привожу аналогичную картинку двоичного полусумматора:

Screenshot from 2022-11-29 19-00-19.png

Суть в том, что каждый логический сигнал идёт по двум проводам - когда это логический ноль, то запитан один провод, а когда логическая единица - второй (при этом первый должен быть в нуле). После каждого логического значения должно идти состояние NULL - оба провода в нуле, а когда оба провода запитаны - это считается ошибочной ситуацией. Двухвходовая ячейка с цифрой 2 означает срабатывание, когда оба входящих провода запитаны, а с цифрой 1 - когда любой один. Это не совсем AND и OR, т.к. входные сигналы могут приходить в разное время - блочёк должен подождать, когда добежит второй сигнал и только тогда корректно отработать.

P.P.S. Вот нашёл полный сумматор - тут ещё более хитрые блочки стоят:

Screenshot from 2022-11-29 19-38-58.png

Припухлые блочки имеют память - они не отпускают сработанное состояние пока все входы не обнулятся:

Screenshot from 2022-11-29 20-41-07.png

P.P.P.S. Интересно, что авторы провели параллели между своей логикой и нейронными сетями - типа NCL можно рассматривать как "pretrained neural net":

[Shaos]

Данный патент похоже скопытился ещё в 2011 году:
https://patents.google.com/patent/US5305463
и на момент создания этого топика уже не принадлежал Theseus Logic Inc.

1993-06-08 Application filed by Theseus Res
...
1994-04-19 Application granted
1994-04-19 Publication of US5305463A
...
1998-10-08 Assigned to THESEUS LOGIC, INC.
1998-10-30 Assigned to THESEUS LOGIC, INC.
2009-12-17 Assigned to CAMGIAN NETWORKS, INC.
2010-12-19 Assigned to CAMGIAN MICROSYSTEMS CORPORATION
2011-05-17 Anticipated expiration
2011-08-01 Assigned to WAVE SEMICONDUCTOR, INC.

Вот ещё один протухший патент от тех же людей:
https://patents.google.com/patent/US5764081
и там даже есть картинка полусумматора